JPH01295430A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH01295430A JPH01295430A JP63126492A JP12649288A JPH01295430A JP H01295430 A JPH01295430 A JP H01295430A JP 63126492 A JP63126492 A JP 63126492A JP 12649288 A JP12649288 A JP 12649288A JP H01295430 A JPH01295430 A JP H01295430A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- holes
- bonding
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/581—Auxiliary members, e.g. flow barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は、プリント配線板に関するものである。さら
に詳しくは、この発明は、基板にスルーホール穴を設け
ることなく配線密度を低下させ、かつボンディングワイ
ヤよるショートを防止することのできる改善された回路
設計法に基づくプリント配線板に関するものである。
に詳しくは、この発明は、基板にスルーホール穴を設け
ることなく配線密度を低下させ、かつボンディングワイ
ヤよるショートを防止することのできる改善された回路
設計法に基づくプリント配線板に関するものである。
（従来の技術）
近年プリント配線板の高密度化が進展しているが、その
実現レベルには限界がある。たとえば第４図に示したよ
うに、スルーホールまたはチップパッドなどの導体部（
Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｂ）（Ｆ）（Ｇ）の各々をボ
ンディングパッド（１）（２）（３）＜４）（５）（６
）（７）と結ぶ場合に、このうちの導体部（Ｆ）とボン
ディングパッド（６）との結線を導体部（Ｇ）および（
Ｈ）の間に形成することが龍しい場合がある。
実現レベルには限界がある。たとえば第４図に示したよ
うに、スルーホールまたはチップパッドなどの導体部（
Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｂ）（Ｆ）（Ｇ）の各々をボ
ンディングパッド（１）（２）（３）＜４）（５）（６
）（７）と結ぶ場合に、このうちの導体部（Ｆ）とボン
ディングパッド（６）との結線を導体部（Ｇ）および（
Ｈ）の間に形成することが龍しい場合がある。
従来、このような同一層での結線が困雑な場合には、ス
ルーホールまたはピアホール（Ｆ′）を設け、導体部（
Ｇ）（Ｈ）間の配線密度を高めずに裏面より接続して結
線形成を行っていた。
ルーホールまたはピアホール（Ｆ′）を設け、導体部（
Ｇ）（Ｈ）間の配線密度を高めずに裏面より接続して結
線形成を行っていた。
〈発明が解決しようとする課題〉
しかしながら、現実には上記のようなスルーホールまた
はピアホールは、それを設けることのできるスペースが
基板になければ設置できず、仮にそのスペースがある場
合にも、これらのスルーホールやピアホールの設置はプ
リント配線板の高密度配線の障害となることが多い。
はピアホールは、それを設けることのできるスペースが
基板になければ設置できず、仮にそのスペースがある場
合にも、これらのスルーホールやピアホールの設置はプ
リント配線板の高密度配線の障害となることが多い。
この発明は、以上の通りの事情に鑑みてなされたもので
あり、従来のスルーホールやビアホールの設置による結
線形成の欠点を克服し、基板に余分なスルーホールまた
はピアホールを設けることなく配線密度を低下させるこ
とのできる新しい回路設計法に基づくプリント配線板を
提供することを目的としている。
あり、従来のスルーホールやビアホールの設置による結
線形成の欠点を克服し、基板に余分なスルーホールまた
はピアホールを設けることなく配線密度を低下させるこ
とのできる新しい回路設計法に基づくプリント配線板を
提供することを目的としている。
（課題を解決するための手段）
この発明は、上記の課題を解決するために、ボンディン
グ部とチップ搭載部との間に回路を設けてボンディング
パッドと他の導体部との結線を形成し、該回路上に絶縁
被覆を施してなることを特徴とするプリント配線板を提
供する。
グ部とチップ搭載部との間に回路を設けてボンディング
パッドと他の導体部との結線を形成し、該回路上に絶縁
被覆を施してなることを特徴とするプリント配線板を提
供する。
ワイヤーボンディング基板（ＰＰＧＡ、ＬＣＣ。
ＣＯＢ基板等）の上で結線関係が決まっているボンディ
ングパッドと、スルーホール、チップパッド等の他の導
体部とのパターン配線を形成するにあたり、この発明は
、上記の通り、ボンディング部とチップ搭載部との間に
回路を形成するものである。また、その際に、この回路
を絶縁被覆して、チップとボンディングパッド間のワイ
ヤ（ボンディングワイヤ）が垂れ下がってもショートせ
ず、十分な電気的機能を果たすようにする。
ングパッドと、スルーホール、チップパッド等の他の導
体部とのパターン配線を形成するにあたり、この発明は
、上記の通り、ボンディング部とチップ搭載部との間に
回路を形成するものである。また、その際に、この回路
を絶縁被覆して、チップとボンディングパッド間のワイ
ヤ（ボンディングワイヤ）が垂れ下がってもショートせ
ず、十分な電気的機能を果たすようにする。
（作 用）
この発明の回路設計により、通常はスルーホールまたは
ビアポールを設けて裏面より結線するほかになかった配
線状況においても、これらの余分なスルーホールまたは
ピアホールを設けることなく、低密度での所要のボンデ
ィングパッドと導体部との間の結線形成が可能となる。
ビアポールを設けて裏面より結線するほかになかった配
線状況においても、これらの余分なスルーホールまたは
ピアホールを設けることなく、低密度での所要のボンデ
ィングパッドと導体部との間の結線形成が可能となる。
チップからのボンディングワイヤの垂れ下がりによるシ
ョートも、この発明の回路上への絶縁被覆によって完全
に回避することができる。
ョートも、この発明の回路上への絶縁被覆によって完全
に回避することができる。
（実施例）
以下図面に沿ってこの発明の詳細な説明する。
もちろんこの発明は以下の実施例によって限定されるも
のではない。
のではない。
添付した第１図は、この発明のプリント配線板の一例を
平面図として示したものである。
平面図として示したものである。
前記したように、スルーホールあるいはチップパッド等
の導体部（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）
とボンディングパッド（１）（２）（３）（４）（５）
（６）（７）との結線を形成する場合について示したも
のであり、導体部（Ｆ）とホンディングパッド（６）と
の結線は、導体部（Ｇ）と（Ｈ）との間に形成すること
が困難な状況にある。従来は、第４図に示したようにス
ルーホールまたはピアホール（Ｆ′）を形成して裏面よ
りこの結線を形成していたものである。
の導体部（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）
とボンディングパッド（１）（２）（３）（４）（５）
（６）（７）との結線を形成する場合について示したも
のであり、導体部（Ｆ）とホンディングパッド（６）と
の結線は、導体部（Ｇ）と（Ｈ）との間に形成すること
が困難な状況にある。従来は、第４図に示したようにス
ルーホールまたはピアホール（Ｆ′）を形成して裏面よ
りこの結線を形成していたものである。
これに対して、この発明の例においては、ボンディング
パッド（６）と導体部（Ｆ）との結線を、ボンディング
部（１０）とチップ搭載部（２０）との間への回路（３
０）の設置によって形成している。また、この回路（３
０）の上には、樹脂等による絶縁被覆（４０）を行って
いる。
パッド（６）と導体部（Ｆ）との結線を、ボンディング
部（１０）とチップ搭載部（２０）との間への回路（３
０）の設置によって形成している。また、この回路（３
０）の上には、樹脂等による絶縁被覆（４０）を行って
いる。
回路（３０）は、あらかじめ決めた設計パターンに沿っ
てプリント配線板製造のための金属箔エツチング、電解
または無電解メツキ、これに付随するレジスト処理等の
通常の方法によって容易に形成することができる。ある
いはまたスクリーン印刷の手法によってバターニングし
てもよい、絶縁被覆も、エポキシ樹脂、ポリイミド樹脂
、フェノール樹脂、その他の任意の樹脂等を用いて行う
ことができる。
てプリント配線板製造のための金属箔エツチング、電解
または無電解メツキ、これに付随するレジスト処理等の
通常の方法によって容易に形成することができる。ある
いはまたスクリーン印刷の手法によってバターニングし
てもよい、絶縁被覆も、エポキシ樹脂、ポリイミド樹脂
、フェノール樹脂、その他の任意の樹脂等を用いて行う
ことができる。
さらに詳しくこの例について断面図を示したものが第２
図である。この第２図は、第１図のａ−ａ’凹断面拡大
して示している。
図である。この第２図は、第１図のａ−ａ’凹断面拡大
して示している。
基板（５０）のキャビティ（５１）内に半導体チップ（
５２）を装着し、このチップ（５２）のチップパッド（
５３）とボンディングパッド（６）との間をボンディン
グワイヤ（５４）によって結んでいる。このボンディン
グパッド（７）のあるボンディング部（１０）とチップ
パッド（５３）を有するチップ（５２）との間に、第１
図のボンディングパッド（６）と導体部（Ｆ）とを結ぶ
回路（３０）を配置し、この回路（３０）の上を絶縁被
覆（４０）している。
５２）を装着し、このチップ（５２）のチップパッド（
５３）とボンディングパッド（６）との間をボンディン
グワイヤ（５４）によって結んでいる。このボンディン
グパッド（７）のあるボンディング部（１０）とチップ
パッド（５３）を有するチップ（５２）との間に、第１
図のボンディングパッド（６）と導体部（Ｆ）とを結ぶ
回路（３０）を配置し、この回路（３０）の上を絶縁被
覆（４０）している。
通常ボンディングワイヤ（５４）は、絶縁被覆（４０）
と接することはないが、万−垂れ下がってこの絶縁被覆
（４０）と接する状態のボンディングワイヤ（５５）と
なったとしても、ショートは起こらず、電気的機能を確
保することができる。
と接することはないが、万−垂れ下がってこの絶縁被覆
（４０）と接する状態のボンディングワイヤ（５５）と
なったとしても、ショートは起こらず、電気的機能を確
保することができる。
第３図は、別の例を示したものである。この例は、導体
部（Ａ）（Ｂ）（Ｃ）（Ｄ＞）こ対応してボンディング
パツド（４）（１）＜２）（３）とを結線しようとする
ものであり、ボンディングパッド（１）（２＞（３）の
複数のものとチップ搭載部（２０）との間に回路（３０
）を設け、絶縁被覆（４０）を行っている。このように
、所要の結線関係に応じて、この回路（３０）および絶
縁被覆（４０）を形成すればよい。
部（Ａ）（Ｂ）（Ｃ）（Ｄ＞）こ対応してボンディング
パツド（４）（１）＜２）（３）とを結線しようとする
ものであり、ボンディングパッド（１）（２＞（３）の
複数のものとチップ搭載部（２０）との間に回路（３０
）を設け、絶縁被覆（４０）を行っている。このように
、所要の結線関係に応じて、この回路（３０）および絶
縁被覆（４０）を形成すればよい。
（発明の効果）
この発明により、基板に余分なスルーホールまたはピア
ホールを設けることなく配線密度を低下させつつ高密度
実装に対応することが可能となる。
ホールを設けることなく配線密度を低下させつつ高密度
実装に対応することが可能となる。
また、この発明においては、チップとボンディングパッ
ドとの間にボンディングワイヤが垂れ下がったとしても
、ショートを発生させることなく、所要の電気的機能を
実現することができる。
ドとの間にボンディングワイヤが垂れ下がったとしても
、ショートを発生させることなく、所要の電気的機能を
実現することができる。
第１図は、この発明の一実施例を示した平面図である。
第２図は、そのａ−ａ’断面を示した部分断面図である
。 第３図は、この発明の他の例を示した平面図である。 第４図は、従来の配線パターンを例示した平面図である
。 Ａ、Ｂ、Ｃ，Ｄ、ＩＦ、、Ｆ、Ｇ、Ｈ・・・導体部１．
２，３．４．５．６．７・・・ボンディングパッド １０・・・ボンディング部 ２０・・・チップ搭載部３
０・・・回 路 ４０・・・絶縁被覆５０・・
・基 板 ５１・・・キャビティ５２・・・半
導体チップ ５３・・・チップバッド５４・・・ボン
ディングワイヤ ５５・・・ボンディングワイヤ 代理人 弁理士 西 澤 利 大筒 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
。 第３図は、この発明の他の例を示した平面図である。 第４図は、従来の配線パターンを例示した平面図である
。 Ａ、Ｂ、Ｃ，Ｄ、ＩＦ、、Ｆ、Ｇ、Ｈ・・・導体部１．
２，３．４．５．６．７・・・ボンディングパッド １０・・・ボンディング部 ２０・・・チップ搭載部３
０・・・回 路 ４０・・・絶縁被覆５０・・
・基 板 ５１・・・キャビティ５２・・・半
導体チップ ５３・・・チップバッド５４・・・ボン
ディングワイヤ ５５・・・ボンディングワイヤ 代理人 弁理士 西 澤 利 大筒 １ 図 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- （１）ボンディング部とチップ搭載部との間に回路を設
けてボンディングパッドと他の導体部との結線を形成し
、該回路上に絶縁被覆を施してなることを特徴とするプ
リント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126492A JPH01295430A (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126492A JPH01295430A (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295430A true JPH01295430A (ja) | 1989-11-29 |
Family
ID=14936549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126492A Pending JPH01295430A (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295430A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779628A (en) * | 1980-11-06 | 1982-05-18 | Nec Corp | Hybrid integrated circuit |
-
1988
- 1988-05-24 JP JP63126492A patent/JPH01295430A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779628A (en) * | 1980-11-06 | 1982-05-18 | Nec Corp | Hybrid integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009004744A (ja) | プリント基板 | |
| JPH1126919A (ja) | プリント配線板 | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JP2003188509A (ja) | プリント配線基板 | |
| JP4113969B2 (ja) | プリント配線板 | |
| JPH0227836B2 (ja) | ||
| JPH0268988A (ja) | 表面実装プリント配線板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JP3874669B2 (ja) | 配線基板の製造方法 | |
| JP2001257445A (ja) | プリント配線板 | |
| JPH1051094A (ja) | プリント配線板及びその製造方法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JP2769723B2 (ja) | フィルムキャリア | |
| JP2813436B2 (ja) | 金属ベース多層回路基板 | |
| JPH0722735A (ja) | プリント配線板 | |
| JP2790124B2 (ja) | 配線基板のパッド構造 | |
| JPH118443A (ja) | 印刷配線基板 | |
| JPH10135629A (ja) | プリント配線板 | |
| JP2001319945A (ja) | 電子部品搭載用基板 | |
| JPH0427131A (ja) | 電子部品搭載用基板 | |
| JP3035584B2 (ja) | 電子部品搭載用フィルム基板 | |
| JP2755029B2 (ja) | 多層印刷配線板 | |
| JPH1012987A (ja) | ２層配線基板 | |
| JP4560920B2 (ja) | 半導体装置用基板 | |
| JP3323114B2 (ja) | 密着力強化穴を有する表面実装用パッド |