JPH01296352A - 二重化処理装置 - Google Patents
二重化処理装置Info
- Publication number
- JPH01296352A JPH01296352A JP63127806A JP12780688A JPH01296352A JP H01296352 A JPH01296352 A JP H01296352A JP 63127806 A JP63127806 A JP 63127806A JP 12780688 A JP12780688 A JP 12780688A JP H01296352 A JPH01296352 A JP H01296352A
- Authority
- JP
- Japan
- Prior art keywords
- data
- queue
- memory
- writing
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 33
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010408 sweeping Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二重化処理装置に関する。
従来の二重化処理装置では自系及び他系のメモリの同一
性を確認するために定期的に両系のメモリを読み出し一
致していることを確認していた。
性を確認するために定期的に両系のメモリを読み出し一
致していることを確認していた。
すなわち、ソフトウェアによりチェックを行っていた。
先程述べた従来技術によるチェックでは以下のような問
題点があった。
題点があった。
（１）定期的にチェックのためのソフトウェアを起動す
る必要があり、オンラインプログラムへの負担が大きく
なり、処理能力を低下させる。
る必要があり、オンラインプログラムへの負担が大きく
なり、処理能力を低下させる。
（２）処理能力を低下させずに、′チェックを行うには
チェック周期を長くとる必要があり、エラーを発見でき
る時間が長くなる。
チェック周期を長くとる必要があり、エラーを発見でき
る時間が長くなる。
本発明は２つの処理装置と各処理装置に接続された主記
憶装置をもつ二重化処理装置に於いて、いずれかの処理
装置をアクティブにできる手段を有し、アクティブであ
る処理装置は自系に接続された主記憶装置から命令及び
データを読み出し、また書き込みは自系及び他系の主記
憶装置に対して行う手段を有しており、更にこの場合の
他系の主記憶装置への書き込みは自系と他系間に設けら
れた第一のハードウェアキューに書き込みアドレス、書
き込みは自系と他系間に設けられた第一のハードウェア
キューに書き込みアドレス、書き込みデータを積み込ん
で行うよう構成され、他系への書き込み完了したアドレ
ス、データは第二のハードウェアキューに書き込まれこ
のデータが両系の同一アドレスに書き込まれていること
をチェックする手段を有する。
憶装置をもつ二重化処理装置に於いて、いずれかの処理
装置をアクティブにできる手段を有し、アクティブであ
る処理装置は自系に接続された主記憶装置から命令及び
データを読み出し、また書き込みは自系及び他系の主記
憶装置に対して行う手段を有しており、更にこの場合の
他系の主記憶装置への書き込みは自系と他系間に設けら
れた第一のハードウェアキューに書き込みアドレス、書
き込みは自系と他系間に設けられた第一のハードウェア
キューに書き込みアドレス、書き込みデータを積み込ん
で行うよう構成され、他系への書き込み完了したアドレ
ス、データは第二のハードウェアキューに書き込まれこ
のデータが両系の同一アドレスに書き込まれていること
をチェックする手段を有する。
本発明の一実施例を示す図を参照すると、１−１．１−
２は処理装置、２−１．２−２はメモリ、３−１．３−
２は他系メモリ更新用の第一のキューでありスタンバイ
系の第一のキューがメモリ更新を行う、また、４−１．
４−２はバスアーとりである０両系の中心に位置してい
るのが第二のキュー６−１．６−２であり、第一のキュ
ーからスタンバイ系メモリに書き出されたアドレス、デ
ータが第二のキュー６−１．６−２に積み込まれ、比較
装置５が第二のキュー６−１．６−２を読みだして両系
のメモリ内容のチェックを行う、今、処理装置１−１が
アクティブ系、処理装置１−２がスタンバイ系とする。
２は処理装置、２−１．２−２はメモリ、３−１．３−
２は他系メモリ更新用の第一のキューでありスタンバイ
系の第一のキューがメモリ更新を行う、また、４−１．
４−２はバスアーとりである０両系の中心に位置してい
るのが第二のキュー６−１．６−２であり、第一のキュ
ーからスタンバイ系メモリに書き出されたアドレス、デ
ータが第二のキュー６−１．６−２に積み込まれ、比較
装置５が第二のキュー６−１．６−２を読みだして両系
のメモリ内容のチェックを行う、今、処理装置１−１が
アクティブ系、処理装置１−２がスタンバイ系とする。
処理装置１−１はメモリ２−１より命令、データを読み
出しプログラムを実行する。書き込み時はメモリ２−１
．２−２の両方に対して行う、この時、キュー３−２に
は書き込み時のアドレス、データが積み込まれる。キュ
ー３−２は自律的にこれらの情報を掃き出しバスアービ
タ４−２によりスタンバイ系メモリ２−２との通信権を
獲得して、メモリ２−２に書き込む、この時、同時にア
ドレス、データは第二のキュー６−２に積み込まれる。
出しプログラムを実行する。書き込み時はメモリ２−１
．２−２の両方に対して行う、この時、キュー３−２に
は書き込み時のアドレス、データが積み込まれる。キュ
ー３−２は自律的にこれらの情報を掃き出しバスアービ
タ４−２によりスタンバイ系メモリ２−２との通信権を
獲得して、メモリ２−２に書き込む、この時、同時にア
ドレス、データは第二のキュー６−２に積み込まれる。
比較装置５は第二のキュー６−２が空でなくなると、第
二のキュー６−２を読み出して両系のバスアービタ４−
１．４−２を動作させメモリ２−１．２−２との通信権
を獲得後、両系メモリ２−１．２−２の内容が一致して
いることをチェックする。この時、両系メモリ内容に不
一致があった場合、そのことをアクティブ系処置装置１
−２に対して割り込みにより通知する０以上により、ア
クティブ系からのメモリ更新のあったアドレスが一致し
ていることをチェックする。
二のキュー６−２を読み出して両系のバスアービタ４−
１．４−２を動作させメモリ２−１．２−２との通信権
を獲得後、両系メモリ２−１．２−２の内容が一致して
いることをチェックする。この時、両系メモリ内容に不
一致があった場合、そのことをアクティブ系処置装置１
−２に対して割り込みにより通知する０以上により、ア
クティブ系からのメモリ更新のあったアドレスが一致し
ていることをチェックする。
以上述べた様に本発明によれば、ソフトウェアに対し処
理負担させることなく、二重化処理装置の両系のメモリ
内容の一致をチェックでき、またメモリ更新される度に
チェックを行うことが可能である。
理負担させることなく、二重化処理装置の両系のメモリ
内容の一致をチェックでき、またメモリ更新される度に
チェックを行うことが可能である。
図は本発明の一実施例を示す構成図である。
１−１．１−２・・・処理装置、２−１．２−２・・・
メモリ、３−１．３−２・・・第一のキュー、４−１゜
４−２・・・バスアービタ、５・・・比較装置、６−１
゜６−２・・・第二のキュー。
メモリ、３−１．３−２・・・第一のキュー、４−１゜
４−２・・・バスアービタ、５・・・比較装置、６−１
゜６−２・・・第二のキュー。
Claims (1)
- ２つの処理装置と各処理装置に接続された主記憶装置を
もつ二重化処理装置に於いて、いずれかの処理装置をア
クティブにできる手段を有し、アクティブである処理装
置は自系に接続された主記憶装置から命令及びデータを
読み出し、また書き込みは自系及び他系の主記憶装置に
対して行う手段を有しており、更にこの場合の他系の主
記憶装置への書き込みは自系と他系間に設けられた第一
のハードウェアキューに書き込みアドレス、書き込みは
自系と他系間に設けられた第一のハードウェアキューに
書き込みアドレス、書き込みデータを積み込んで行うよ
う構成され、他系への書き込み完了したアドレス、デー
タは第二のハードウェアキューに書き込まれこのデータ
が両系の同一アドレスに書き込まれていることをチェッ
クする手段を有することを特徴とする二重化処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127806A JPH01296352A (ja) | 1988-05-24 | 1988-05-24 | 二重化処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127806A JPH01296352A (ja) | 1988-05-24 | 1988-05-24 | 二重化処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01296352A true JPH01296352A (ja) | 1989-11-29 |
Family
ID=14969139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63127806A Pending JPH01296352A (ja) | 1988-05-24 | 1988-05-24 | 二重化処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01296352A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319720A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | プロセッサの系切替え方式 |
| JP2011065451A (ja) * | 2009-09-17 | 2011-03-31 | Nec Computertechno Ltd | フォルトトレラントコンピュータシステム及びデータ管理方法 |
-
1988
- 1988-05-24 JP JP63127806A patent/JPH01296352A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07319720A (ja) * | 1994-05-25 | 1995-12-08 | Nec Corp | プロセッサの系切替え方式 |
| JP2011065451A (ja) * | 2009-09-17 | 2011-03-31 | Nec Computertechno Ltd | フォルトトレラントコンピュータシステム及びデータ管理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0323013A3 (en) | Method of operating a multiprocessor system employing a shared virtual memory | |
| US5404480A (en) | Information processor comprising a write buffer circuit containing an address buffer and a data buffer corresponding to each other | |
| KR970029014A (ko) | 데이타 프로세싱 시스템 및 방법 | |
| KR950010529B1 (ko) | 프로세서간 통신을 위한 메모리 공유 장치 | |
| US4956770A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JPH0281255A (ja) | マルチプロセッサコンピュータ複合装置 | |
| JP3226557B2 (ja) | マルチプロセッサシステム | |
| JPH0240760A (ja) | 情報処理装置 | |
| JPH02297656A (ja) | データ制御方式 | |
| JP3246736B2 (ja) | 計算機システム | |
| JPH0619867A (ja) | メモリチェック方式 | |
| JPH02213964A (ja) | メモリコピー方法 | |
| JPH07287694A (ja) | 多重化処理システムおよびメモリ同期制御方法 | |
| JPS61288261A (ja) | マルチプロセツサ・システム | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JPS62196760A (ja) | 並列計算機のデ−タ転送方式 | |
| JPS5995661A (ja) | 記憶システム | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPS60124755A (ja) | 情報処理装置 | |
| JPS6125260A (ja) | 内蔵プログラムによる二重蓄積処理方式 | |
| JPH0341849B2 (ja) | ||
| JPH02257356A (ja) | マルチプロセッサシステムのデータ転送方法 | |
| JPH01248261A (ja) | デュアルポートメモリにおけるメモリアクセス制御回路 | |
| JPS6132710B2 (ja) |