JPH01297572A - 論理検査装置 - Google Patents
論理検査装置Info
- Publication number
- JPH01297572A JPH01297572A JP63127792A JP12779288A JPH01297572A JP H01297572 A JPH01297572 A JP H01297572A JP 63127792 A JP63127792 A JP 63127792A JP 12779288 A JP12779288 A JP 12779288A JP H01297572 A JPH01297572 A JP H01297572A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- logic
- line
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電流・電圧コンバータを備えた、論理検査装置
に関するものである。
に関するものである。
従来の技術
従来から論理検査装置は、ＤＲＡＭやＭＰＵに代表され
るような高集積化されたＭＯＳ型の集積回路や、ＥＣＬ
などのハイスピード化されたバイポーラ型の集積回路の
検査に利用され、その対応できるチャンネル数や、スピ
ード１こは目ざましいものがある。
るような高集積化されたＭＯＳ型の集積回路や、ＥＣＬ
などのハイスピード化されたバイポーラ型の集積回路の
検査に利用され、その対応できるチャンネル数や、スピ
ード１こは目ざましいものがある。
従来の論理検査装置について説明する。
第３図は従来の論理検査装置における、１チャンネル分
の電圧論理コンパレータの構成を示すものである。
の電圧論理コンパレータの構成を示すものである。
第３図において、１は被検査用集積回路、２はそのリー
ドビン、３は電圧論理センス・ライン。
ドビン、３は電圧論理センス・ライン。
４はハイ拳レベル用コンパレータ、５はハイ・しヘル用
設定電源、６はロウ・レベル用コンパレータ、７はロウ
・レベル用設定電源、８はコンパレート用サンプリング
・ライン、９はハイ・レベル用サンプリング・データ・
ライン、１０はロウ・レベル用サンプリング・データ・
ラインである。
設定電源、６はロウ・レベル用コンパレータ、７はロウ
・レベル用設定電源、８はコンパレート用サンプリング
・ライン、９はハイ・レベル用サンプリング・データ・
ライン、１０はロウ・レベル用サンプリング・データ・
ラインである。
まず、被検査用集積回路１から出力された電圧論理の出
力信号は、電圧論理センス・ライン３を経由してハイ・
レベル用コンパレータ４とロウ・レベル用コンパレータ
６とに入力され、この入力された電圧論理の出力信号と
、ハイ・レベル用設定電源５およびロウ・レベル用設定
電源７の設定レベル電圧とが比較される。比較された電
圧論理の出力信号結果は、ライン８のサンプリング信号
と同期して、ハイ・レベル用サンプリング・データ・ラ
イン９またはロウ・レベル用サンプリング・データ・ラ
イン１０からサンプリング・データとして出力され、判
別がなされる。
力信号は、電圧論理センス・ライン３を経由してハイ・
レベル用コンパレータ４とロウ・レベル用コンパレータ
６とに入力され、この入力された電圧論理の出力信号と
、ハイ・レベル用設定電源５およびロウ・レベル用設定
電源７の設定レベル電圧とが比較される。比較された電
圧論理の出力信号結果は、ライン８のサンプリング信号
と同期して、ハイ・レベル用サンプリング・データ・ラ
イン９またはロウ・レベル用サンプリング・データ・ラ
イン１０からサンプリング・データとして出力され、判
別がなされる。
発明が解決しようとする課題
しかしながら、上記の従来例の構成では、電圧論理コン
パレータしか有していない構成であったので、被検査用
集積回路における電流論理の出力信号を判別するには、
同集積回路のリードピンごとに電流を電圧に変換する周
辺回路を制作し、付加して検査するという問題点を有し
ていた。
パレータしか有していない構成であったので、被検査用
集積回路における電流論理の出力信号を判別するには、
同集積回路のリードピンごとに電流を電圧に変換する周
辺回路を制作し、付加して検査するという問題点を有し
ていた。
本発明は、上記従来例の問題点を解決するために、電流
を電圧に変換する周辺回路を付加せずに、被検査用集積
回路における電流論理の出力信号の直接検査を可能にし
た論理検査装置を提供することを目的とする。
を電圧に変換する周辺回路を付加せずに、被検査用集積
回路における電流論理の出力信号の直接検査を可能にし
た論理検査装置を提供することを目的とする。
課題を解決するための手段
この目的を達成するために、本発明の論理検査装置は、
被検査用集積回路をハイまたはロー・レベル用コンパレ
ータとの間に電流・電圧コンバータ設け、これを介して
電流論理の出力信号を接続する構成を有している。
被検査用集積回路をハイまたはロー・レベル用コンパレ
ータとの間に電流・電圧コンバータ設け、これを介して
電流論理の出力信号を接続する構成を有している。
作用
この構成によって、被検査用集積回路における電流論理
の出力信号を、集積回路のリードピンごとに電流を電圧
に変換する周辺回路を付加せず、直接検査することがで
きる。
の出力信号を、集積回路のリードピンごとに電流を電圧
に変換する周辺回路を付加せず、直接検査することがで
きる。
実施例
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第１実施例
第１図は本発明の第１の実施例論理検査装置における、
１チャンネル分の電流論理コンパレータの構成を示すブ
ロック図である。
１チャンネル分の電流論理コンパレータの構成を示すブ
ロック図である。
第１図において、１は被検査用集積回路、２はそのリー
ドピン、３は電圧論理センス・ライン。
ドピン、３は電圧論理センス・ライン。
４はハイ・レベル用コンパレータ、５はハイ・レベル用
設定電源、６はロウ・レベル用コンパレータ、７はロウ
・レベル用設定電源、８はコンパレート用サンプリング
・ライン、９はハイ・レベル用サンプリング・データ・
ライン、１０はロウ・レベル用サンプリング・データ・
ライン、１１は被検査用集積回路の出力ライン、１２は
電流センス抵抗、１３は被検査用集積回路の電流供給電
源、１４は電流・電圧コンバータである。
設定電源、６はロウ・レベル用コンパレータ、７はロウ
・レベル用設定電源、８はコンパレート用サンプリング
・ライン、９はハイ・レベル用サンプリング・データ・
ライン、１０はロウ・レベル用サンプリング・データ・
ライン、１１は被検査用集積回路の出力ライン、１２は
電流センス抵抗、１３は被検査用集積回路の電流供給電
源、１４は電流・電圧コンバータである。
つぎに、この論理検査装置について、その動作を説明す
る。
る。
まず被検査用集積回路ｌから出力された電流論理の出力
信号は、その出力ライン１１と電流センス抵抗１２を経
由して、電流供給電源１３と供に電流・電圧コンバータ
に供給される。電流センス抵抗１２の両端では、−流論
理の出力信号に応じた電圧降下が生じる。この電圧降下
は電流・電圧コンバータ１４によって、電流論理の出力
信号に見合う電圧論理の出力信号に変換され、電圧論理
センス・ライン３を経由してハイ・レベル用コンパレー
タ４とロウ・レベル用コンパレータ６とに入力され、こ
こでは、それぞれの入力された電圧換算の電流論理信号
と、ハイ・レベル用設定電源５およびロウ・レベル用設
定電源７の各設定レベル電圧とが比較される。比較され
た電圧換算の電流論理の出力信号結果は、コンパレート
用サンプリング・ライン８のサンプリング信号と同期し
て、ハイ・レベル用サンプリング・データ・ライン９ま
たはロウ・レベル用サンプリング・データ・ライン１０
からサンプリング・データとして出力され、電流におけ
るハイまたはロウの判別がなされる。
信号は、その出力ライン１１と電流センス抵抗１２を経
由して、電流供給電源１３と供に電流・電圧コンバータ
に供給される。電流センス抵抗１２の両端では、−流論
理の出力信号に応じた電圧降下が生じる。この電圧降下
は電流・電圧コンバータ１４によって、電流論理の出力
信号に見合う電圧論理の出力信号に変換され、電圧論理
センス・ライン３を経由してハイ・レベル用コンパレー
タ４とロウ・レベル用コンパレータ６とに入力され、こ
こでは、それぞれの入力された電圧換算の電流論理信号
と、ハイ・レベル用設定電源５およびロウ・レベル用設
定電源７の各設定レベル電圧とが比較される。比較され
た電圧換算の電流論理の出力信号結果は、コンパレート
用サンプリング・ライン８のサンプリング信号と同期し
て、ハイ・レベル用サンプリング・データ・ライン９ま
たはロウ・レベル用サンプリング・データ・ライン１０
からサンプリング・データとして出力され、電流におけ
るハイまたはロウの判別がなされる。
以上のように本実施例によれば、被検査用集積回路とハ
イまたはロウ・レベル用コンパレータとの間に電流・電
圧コンバータを設けることにより、電流論理の出力信号
を、被検査用集積回路のリードビンごとに、電流を電圧
に変換する周辺回路を付加せず、直接検査の可能な論理
検査装置を実現することができる。
イまたはロウ・レベル用コンパレータとの間に電流・電
圧コンバータを設けることにより、電流論理の出力信号
を、被検査用集積回路のリードビンごとに、電流を電圧
に変換する周辺回路を付加せず、直接検査の可能な論理
検査装置を実現することができる。
第２実施例
第２図は本発明の第２の実施例論理検査装置における、
１チャンネル分の電流論理コンパレータの構成を示す回
路ブロック図である。
１チャンネル分の電流論理コンパレータの構成を示す回
路ブロック図である。
同図において、第１図の構成と異なるのは、電圧センス
・ジャンパー・ライン１５が、電圧・電流論理選択用の
連動スイッチ１６を介して、電圧論理センス・ライン３
と出力ライン１１との間に設けられたことである。
・ジャンパー・ライン１５が、電圧・電流論理選択用の
連動スイッチ１６を介して、電圧論理センス・ライン３
と出力ライン１１との間に設けられたことである。
この論理検査装置について、その動作を説明する。
まず被検査用集積回路、１から出力された電流論理また
は電圧論理の出力信号は、スイッチ１６の選択によって
振り分けられる。電流論理の出力信号の場合は、出力ラ
イン１１と抵抗１２を経由して電流供給電源１３と供に
、電圧・電流コンバータに供給される。電流センス抵抗
１２の両端では、電流論理の出力信号に応じた電圧降下
が生じる。この電圧降下は電圧・電流コンバータ１４に
よって電流論理の出力信号に見合う電圧論理の出力信号
に変換され、出力ライン３を経由してハイ・レベル用コ
ンパレータ４とロウ・レベル用コンパレータ６とに入力
される。電圧論理の出力信号の場合は、出力ライン１１
および電圧論理センス・ライン３を経由して、ハイ・レ
ベル用コンパレータ４およびロウ・レベル用コンパレー
タ６に入力され、ここで入力された電圧換算の電流論理
信号または電圧論理の出力信号と、ハイ・レベル用設定
電源５およびロウ・レベル用設定電源７の設定レベル電
圧とが比較される。比較された電圧換算の電流論理また
は電圧論理の出力信号結果は、コンパレータ用サンプリ
ング・ライン８のサンプリング信号と同期して、ハイ・
レベル用サンプリング・データ・ライン９およびロウ・
レベル用サンプリング・データ・ライン１０からサンプ
リング・データとして出力され、電流または電圧におけ
るハイまたはロウの判別がなされる。
は電圧論理の出力信号は、スイッチ１６の選択によって
振り分けられる。電流論理の出力信号の場合は、出力ラ
イン１１と抵抗１２を経由して電流供給電源１３と供に
、電圧・電流コンバータに供給される。電流センス抵抗
１２の両端では、電流論理の出力信号に応じた電圧降下
が生じる。この電圧降下は電圧・電流コンバータ１４に
よって電流論理の出力信号に見合う電圧論理の出力信号
に変換され、出力ライン３を経由してハイ・レベル用コ
ンパレータ４とロウ・レベル用コンパレータ６とに入力
される。電圧論理の出力信号の場合は、出力ライン１１
および電圧論理センス・ライン３を経由して、ハイ・レ
ベル用コンパレータ４およびロウ・レベル用コンパレー
タ６に入力され、ここで入力された電圧換算の電流論理
信号または電圧論理の出力信号と、ハイ・レベル用設定
電源５およびロウ・レベル用設定電源７の設定レベル電
圧とが比較される。比較された電圧換算の電流論理また
は電圧論理の出力信号結果は、コンパレータ用サンプリ
ング・ライン８のサンプリング信号と同期して、ハイ・
レベル用サンプリング・データ・ライン９およびロウ・
レベル用サンプリング・データ・ライン１０からサンプ
リング・データとして出力され、電流または電圧におけ
るハイまたはロウの判別がなされる。
以上のように、電圧センス・ジャンパー・ラインが、電
圧・電流論理選択用の連動スイッチを介して、被検査用
集積回路とハイまたはロウの各レベル用コンパレータと
の間に設けることにより、電流論理と電圧論理との出力
信号を選択して、直接検査の可能な集積回路用論理検査
装置を実現することができる。
圧・電流論理選択用の連動スイッチを介して、被検査用
集積回路とハイまたはロウの各レベル用コンパレータと
の間に設けることにより、電流論理と電圧論理との出力
信号を選択して、直接検査の可能な集積回路用論理検査
装置を実現することができる。
なお第２の実施例では、１６は電圧・電流論理選択用の
連動スイッチとしたが、このスイッチはオン・ザ・フラ
イで電圧・電流論理の選択可能な電子回路スイッチとし
てもよい。
連動スイッチとしたが、このスイッチはオン・ザ・フラ
イで電圧・電流論理の選択可能な電子回路スイッチとし
てもよい。
発明の効果
以上のように本発明によれば、被検査用集積回路とハイ
またはロウ・レベル用コンパレータとの間に電流・電圧
コンバータ設けることにより、電流論理の出力信号を、
集積回路のリードビンごとに電流を電圧に変換する周辺
回路を付加せず、直 ゛接検査の可能な論理検査装置
を実現することができる。さらに、電圧センス・ジャン
パー・ラインが、電圧・電流論理選択用の連動スイッチ
を介して、被検査用集積回路とハイまたはロウ・レベル
用コンパレータとの間に設けることにより、電流論理と
電圧論理との出力信号を選択して、直接検査の可能な論
理検査装置を実現できるものである。
またはロウ・レベル用コンパレータとの間に電流・電圧
コンバータ設けることにより、電流論理の出力信号を、
集積回路のリードビンごとに電流を電圧に変換する周辺
回路を付加せず、直 ゛接検査の可能な論理検査装置
を実現することができる。さらに、電圧センス・ジャン
パー・ラインが、電圧・電流論理選択用の連動スイッチ
を介して、被検査用集積回路とハイまたはロウ・レベル
用コンパレータとの間に設けることにより、電流論理と
電圧論理との出力信号を選択して、直接検査の可能な論
理検査装置を実現できるものである。
第１図は本発明の第１の実施例論理検査装置の電流論理
コンパレータの構成ブロック図、第２図は本発明の第２
の実施例論理検査装置の電圧・電流コンパレータの構成
ブロック図、第３図は従来の論理検査装置の電圧論理コ
ンパレータの構成ブロック図である。 １・・・・・・被検査用集積回路、２・・・・・・被検
査用集積回路のビン、３・・・・・・電圧論理センス・
ライン、４・・・・・・ハイ・レベル用コンパレータ、
５・・・・・・ハイ・レベル用設定電源、６・・・・・
・ロウ・レベル用コンパレータ、７・・・・・・ロウ・
レベル用設定電源、８・・・・・・コンパレート用サン
プリング・ライン、９・・・・・・ハイ・レベル用サン
プリング・データ・ライン、１０・・・・・・ロウ・レ
ベル用サンプリング・データ・ライン１１・・・・・・
被検査用集積回路の出力ライン、１２・・・・・・電流
センス抵抗、１３・・・・・・被検査用集積回路の電流
供給電源、１４・・・・・・電流・電圧コンバータ、１
５・・・・・・電圧センス・ジャンパー・ライン、１６
・・・・・・電圧・電流論理選択用の連動スイッチ。 代理人の氏名 弁理士 中尾敏男 ほか１名４３図
コンパレータの構成ブロック図、第２図は本発明の第２
の実施例論理検査装置の電圧・電流コンパレータの構成
ブロック図、第３図は従来の論理検査装置の電圧論理コ
ンパレータの構成ブロック図である。 １・・・・・・被検査用集積回路、２・・・・・・被検
査用集積回路のビン、３・・・・・・電圧論理センス・
ライン、４・・・・・・ハイ・レベル用コンパレータ、
５・・・・・・ハイ・レベル用設定電源、６・・・・・
・ロウ・レベル用コンパレータ、７・・・・・・ロウ・
レベル用設定電源、８・・・・・・コンパレート用サン
プリング・ライン、９・・・・・・ハイ・レベル用サン
プリング・データ・ライン、１０・・・・・・ロウ・レ
ベル用サンプリング・データ・ライン１１・・・・・・
被検査用集積回路の出力ライン、１２・・・・・・電流
センス抵抗、１３・・・・・・被検査用集積回路の電流
供給電源、１４・・・・・・電流・電圧コンバータ、１
５・・・・・・電圧センス・ジャンパー・ライン、１６
・・・・・・電圧・電流論理選択用の連動スイッチ。 代理人の氏名 弁理士 中尾敏男 ほか１名４３図
Claims (3)
- （１）電圧論理コンパレータと、電流・電圧コンバータ
とを備えたことを特徴とする論理検査装置。 - （２）電圧論理センス・ラインと、ハイ・レベル用コン
パレータと、ハイ・レベル用設定電源と、ロウ・レベル
用コンパレータと、ロウ・レベル用設定電源と、コンパ
レータ用サンプリング・ラインと、ハイ・レベル用サン
プリング・データラインと、ロウ・レベル用サンプリン
グ・データ・ラインと、被検査用集積回路の出力ライン
と、電流センス抵抗と、前記被検査用集積回路への電流
供給電源と、電流・電圧コンバータとを備えたことを特
徴とする論理検査装置。 - （３）電圧センス・ジャンパー・ラインが、電圧・電流
論理選択用の連動スイッチを介して、電圧論理センス・
ラインと、被検査用集積回路の出力ラインとの間に備え
られたことを特徴とする請求項（２）記載の論理検査装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127792A JPH01297572A (ja) | 1988-05-25 | 1988-05-25 | 論理検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63127792A JPH01297572A (ja) | 1988-05-25 | 1988-05-25 | 論理検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297572A true JPH01297572A (ja) | 1989-11-30 |
Family
ID=14968793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63127792A Pending JPH01297572A (ja) | 1988-05-25 | 1988-05-25 | 論理検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297572A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158566A (ja) * | 1982-03-17 | 1983-09-20 | Hitachi Ltd | 検査装置 |
-
1988
- 1988-05-25 JP JP63127792A patent/JPH01297572A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158566A (ja) * | 1982-03-17 | 1983-09-20 | Hitachi Ltd | 検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0650069A2 (en) | Analog multi-channel probe system | |
| JPH02268281A (ja) | 多数ピン集積回路の試験方法及び試験装置 | |
| GB2391358A (en) | Method of testing and/or debugging a system on chip (SOC) | |
| JPS6170475A (ja) | 集積回路用入出力共用回路 | |
| KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
| JPH01297572A (ja) | 論理検査装置 | |
| JPH0695129B2 (ja) | 半導体集積回路 | |
| JPH0351104B2 (ja) | ||
| EP0662661B1 (de) | Schaltungsanordnung zum Aufbereiten analoger Signale für ein Boundary-Scan-Prüfverfahren | |
| RU2009518C1 (ru) | Способ контроля контактирования кмоп-бис и устройство для его осуществления | |
| JP4429415B2 (ja) | 半導体試験装置 | |
| EP0208393A1 (en) | Testing digital integrated circuits | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JP3144363B2 (ja) | 集積回路内蔵型ａ／ｄ・ｄ／ａ変換器の試験回路および試験方法 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JPH028274B2 (ja) | ||
| US6993447B2 (en) | System LSI | |
| KR940002724Y1 (ko) | 다중핀 디지탈 ic 시험회로 | |
| JPH0335631B2 (ja) | ||
| JPH05126904A (ja) | 半導体装置の検査装置 | |
| JPH1082838A (ja) | テスト回路 | |
| JPS6022677A (ja) | Ｉｃ試験装置 | |
| JPS63255672A (ja) | 回路ブロツクテスト回路 | |
| JPH08286942A (ja) | 半導体回路装置 | |
| JPH05264666A (ja) | 集積回路 |