JPH01297822A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01297822A JPH01297822A JP12779188A JP12779188A JPH01297822A JP H01297822 A JPH01297822 A JP H01297822A JP 12779188 A JP12779188 A JP 12779188A JP 12779188 A JP12779188 A JP 12779188A JP H01297822 A JPH01297822 A JP H01297822A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- contact window
- electrode
- resist film
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法、特に不純物拡散層と
電極との安定な接触（コンタクト）を図る電極形成方法
に関するものである。
電極との安定な接触（コンタクト）を図る電極形成方法
に関するものである。
従来の技術
近年、半導体素子へのコンタクト窓の形成方法は、工程
の安定化のため、ドライエツチング技術が多く用いられ
るようになってきた。
の安定化のため、ドライエツチング技術が多く用いられ
るようになってきた。
以下、ドライエツチングを用いた従来の電極形成方法に
ついて第２図に示した工程断面図を参照して説明する。
ついて第２図に示した工程断面図を参照して説明する。
シリコン基板１の中にトランジスタ等の素子を形成する
ための不純物拡散層２を形成した後、シリコン基板１の
上の酸化シリコン膜３の表面にレジスト膜４を塗布し、
写真食刻法により、不純物拡散層２の上のコンタクト窓
形成領域にレジスト膜４の開口５を設ける（第２図ａ）
。
ための不純物拡散層２を形成した後、シリコン基板１の
上の酸化シリコン膜３の表面にレジスト膜４を塗布し、
写真食刻法により、不純物拡散層２の上のコンタクト窓
形成領域にレジスト膜４の開口５を設ける（第２図ａ）
。
次に、レジスト膜４をマスクとして酸化シリコン膜３を
ドライエツチングにより除去してコンタクト窓６を形成
する（第２図ｂ）。
ドライエツチングにより除去してコンタクト窓６を形成
する（第２図ｂ）。
レジスト膜４を除去した後、コンタクト窓６に電極７を
形成して、不純物拡散層２と電極７とを接続させる（第
２図Ｃ）。
形成して、不純物拡散層２と電極７とを接続させる（第
２図Ｃ）。
発明が解決しようとする課題
上記、従来の製造方法では、コンタクト窓６を形成する
ためドライエツチングでシリコン基板１が露出するまで
酸化シリコン膜３をエツチングするが、シリコン基板１
が露出した後も、しばらく−２＝ の間ドライエツチング時のプラズマによりシリコン基板
１の表面の一部がダメージを受けて、アモルファス、あ
るいは多結晶のようなシリコンダメージ層８が形成され
る。これにより、コンタクト窓に電極を形成した場合に
は、コンタクト抵抗の増大を招くという欠点を有してい
た。
ためドライエツチングでシリコン基板１が露出するまで
酸化シリコン膜３をエツチングするが、シリコン基板１
が露出した後も、しばらく−２＝ の間ドライエツチング時のプラズマによりシリコン基板
１の表面の一部がダメージを受けて、アモルファス、あ
るいは多結晶のようなシリコンダメージ層８が形成され
る。これにより、コンタクト窓に電極を形成した場合に
は、コンタクト抵抗の増大を招くという欠点を有してい
た。
本発明は、上記従来の問題点を解決するもので、コンタ
クト抵抗の増大をなくし、安定なオーミック接触の電極
を形成する半導体装置の製造方法を提供することを目的
とするものである。
クト抵抗の増大をなくし、安定なオーミック接触の電極
を形成する半導体装置の製造方法を提供することを目的
とするものである。
課題を解決するための手段
この目的を達成するための本発明の半導体装置の製造方
法は、シリコン基板上にドライエツチングによりコンタ
クト窓を形成した後、オーバードライエツチングにより
発生したシリコン基板中のシリコンダメージ層をシリコ
ンエツチング液により除去し、コンタクト窓に電極を形
成するものである。
法は、シリコン基板上にドライエツチングによりコンタ
クト窓を形成した後、オーバードライエツチングにより
発生したシリコン基板中のシリコンダメージ層をシリコ
ンエツチング液により除去し、コンタクト窓に電極を形
成するものである。
作用
この製造方法によれば、コンタクト抵抗増大の原因であ
るシリコン基板中のシリコンダメージ層が除去され、コ
ンタクト抵抗の低い、電極の形成が可能である。
るシリコン基板中のシリコンダメージ層が除去され、コ
ンタクト抵抗の低い、電極の形成が可能である。
実施例
本発明の半導体装置の製造方法の一実施例について、第
１図に示した工程断面図を参照しながら説明する。
１図に示した工程断面図を参照しながら説明する。
まず、シリコン基板１の中にトランジスタ等の素子を形
成するための不純物拡散層２を形成した後、シリコン基
板１の上の酸化シリコン膜３の表面にレジスト膜４を塗
布し、写真食刻法により不純物拡散層２の上のコンタク
ト窓形成領域にレジスト膜４の開口５を設ける（第１図
ａ）。
成するための不純物拡散層２を形成した後、シリコン基
板１の上の酸化シリコン膜３の表面にレジスト膜４を塗
布し、写真食刻法により不純物拡散層２の上のコンタク
ト窓形成領域にレジスト膜４の開口５を設ける（第１図
ａ）。
次に、レジスト膜４をマスクセして酸化シリコン膜３を
ドライエツチングにより除去してコンタクト窓６を形成
する。このとき、オーバートライエツチングにより露出
されたシリコン基板の表面にシリコンダメージ層８が形
成される。（第１図ｂ）。
ドライエツチングにより除去してコンタクト窓６を形成
する。このとき、オーバートライエツチングにより露出
されたシリコン基板の表面にシリコンダメージ層８が形
成される。（第１図ｂ）。
続いて、レジスト膜４を除去した後、フッ酸（ＨＦ）と
硝酸（ＨＮＯ３）と水（Ｈ２Ｏ）の混合比を３．２００
．８０にしたシリコンエツチング液により、シリコンダ
メージ層８を除去する（第１図Ｃ）。
硝酸（ＨＮＯ３）と水（Ｈ２Ｏ）の混合比を３．２００
．８０にしたシリコンエツチング液により、シリコンダ
メージ層８を除去する（第１図Ｃ）。
最後に、コンタクト窓６にアルミニウム（Ａｅ）等の電
極７を形成して、不純物拡散層２と電極７とをオーミッ
ク接触させる（第１図ｄ）。
極７を形成して、不純物拡散層２と電極７とをオーミッ
ク接触させる（第１図ｄ）。
なお、実施例では、シリコンダメージ層を除（エツチン
グ液としてＨＦとＨＮＯ３とＨ２Ｏの混合比が３ ：
２００ ： ８０の混合液としたが、シリコンをエツチ
ングできるあらゆるエツチング液に適用できることは言
うまでもない。
グ液としてＨＦとＨＮＯ３とＨ２Ｏの混合比が３ ：
２００ ： ８０の混合液としたが、シリコンをエツチ
ングできるあらゆるエツチング液に適用できることは言
うまでもない。
発明の効果
本発明の半導体装置の製造方法によれば、コンタクト窓
をドライエツチングで開口した後、シリコンエツチング
液でシリコンダメージ層をウェットエッチするため、コ
ンタクト抵抗の低い、より安定な電極を形成することが
できる。
をドライエツチングで開口した後、シリコンエツチング
液でシリコンダメージ層をウェットエッチするため、コ
ンタクト抵抗の低い、より安定な電極を形成することが
できる。
この結果、素子特性が改善されるとともに歩留りも向上
する。
する。
第１図は本発明の半導体装置の製造方法の実施例を示す
工程断面図、第２図は従来の半導体装置の製造方法を示
す工程断面図である。 １・・・・・・シリコン基板、２・・・・・・不純物拡
散層、３・・・・・・酸化シリコン膜、４・・・・・・
レジスト膜、５・・・・・・開口、６・・・・・・コン
タクト窓、７・・・・・・電極、８・・・・・・シリコ
ンダメージ層。 代理人の氏名 弁理士 中尾敏男 ほか１名区 へへ ら 跡
工程断面図、第２図は従来の半導体装置の製造方法を示
す工程断面図である。 １・・・・・・シリコン基板、２・・・・・・不純物拡
散層、３・・・・・・酸化シリコン膜、４・・・・・・
レジスト膜、５・・・・・・開口、６・・・・・・コン
タクト窓、７・・・・・・電極、８・・・・・・シリコ
ンダメージ層。 代理人の氏名 弁理士 中尾敏男 ほか１名区 へへ ら 跡
Claims (1)
- 半導体基板に作り込まれた不純物拡散層の上の絶縁膜
をドライエッチング技術を用いて除去してコンタクト窓
を形成する工程と、同コンタクト窓により露出した前記
半導体基板をエッチング液でウェットエッチングする工
程および前記コンタクト窓に電極を形成する工程とを備
えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12779188A JPH01297822A (ja) | 1988-05-25 | 1988-05-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12779188A JPH01297822A (ja) | 1988-05-25 | 1988-05-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297822A true JPH01297822A (ja) | 1989-11-30 |
Family
ID=14968768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12779188A Pending JPH01297822A (ja) | 1988-05-25 | 1988-05-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449711C (zh) * | 2006-04-03 | 2009-01-07 | 中芯国际集成电路制造(上海)有限公司 | 硅化金属阻止区的形成方法及半导体器件的制造方法 |
| EP2635513A4 (en) * | 2010-11-01 | 2014-04-16 | Intevac Inc | DRYING METHOD FOR THE SURFACE EXTRACTION FORMATION OF SILICON WAFERS |
-
1988
- 1988-05-25 JP JP12779188A patent/JPH01297822A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100449711C (zh) * | 2006-04-03 | 2009-01-07 | 中芯国际集成电路制造(上海)有限公司 | 硅化金属阻止区的形成方法及半导体器件的制造方法 |
| EP2635513A4 (en) * | 2010-11-01 | 2014-04-16 | Intevac Inc | DRYING METHOD FOR THE SURFACE EXTRACTION FORMATION OF SILICON WAFERS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH036820A (ja) | 窒化シリコンの差別的エッチング | |
| JP4358556B2 (ja) | 半導体装置の製造方法 | |
| CN104183478A (zh) | 一种半导体器件的制造方法 | |
| JPH01297822A (ja) | 半導体装置の製造方法 | |
| JPS6039848A (ja) | 半導体装置の製造方法 | |
| JPH07120649B2 (ja) | コンタクトホールの形成方法 | |
| JPH0582502A (ja) | 絶縁膜のエツチング方法 | |
| JP3740792B2 (ja) | 半導体装置の製造方法 | |
| JPS60175417A (ja) | 半導体装置の製造方法 | |
| JPH0196950A (ja) | 半導体装置の製造方法 | |
| JPS60258964A (ja) | 半導体装置の製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JP3096177B2 (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPH09270407A (ja) | 半導体装置の製造方法 | |
| JPS62185315A (ja) | 半導体集積回路装置の製造方法 | |
| JP3270187B2 (ja) | 半導体集積回路装置における素子分離膜の形成方法 | |
| JPH05183127A (ja) | 半導体記憶装置の製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPH0621091A (ja) | 半導体装置の製造方法 | |
| JPS59161070A (ja) | 半導体装置の製造方法 | |
| JPS6367736A (ja) | 半導体基板の製造方法 | |
| JPS62291973A (ja) | 半導体装置の製造方法 | |
| JPS6410628A (en) | Manufacture of semiconductor device |