JPH01297916A - 光結合型のリレー回路 - Google Patents
光結合型のリレー回路Info
- Publication number
- JPH01297916A JPH01297916A JP63128717A JP12871788A JPH01297916A JP H01297916 A JPH01297916 A JP H01297916A JP 63128717 A JP63128717 A JP 63128717A JP 12871788 A JP12871788 A JP 12871788A JP H01297916 A JPH01297916 A JP H01297916A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- source
- phototransistor
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims description 12
- 238000010168 coupling process Methods 0.000 title abstract description 3
- 230000008878 coupling Effects 0.000 title abstract 2
- 238000005859 coupling reaction Methods 0.000 title abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、光結合方式を用いて入出力間を絶縁した光結
合型のリレー回路に関するものである。
合型のリレー回路に関するものである。
［従来の技術］
第２図は従来の光結合型のリレー回路の回路図である。
この回路にあっては、入力端子間に接続された発光ダイ
オード１が発生する光信号を、フォトダイオードアレイ
２が受光して光起電力を発生し、この光起電力を抵抗５
を介して出力用ＭＯ３ＦＥＴ７のゲート・ソース間に印
加するものである。出力用ＭＯ３ＦＥＴ７のゲート及び
ソースには、デプレッション型のＪＦＥＴよりなる制御
用トランジスタ３のドレイン及びソースがそれぞれ接続
されており、このトランジスタ３のゲート・ソース間は
抵抗５の両端に接続されている。
オード１が発生する光信号を、フォトダイオードアレイ
２が受光して光起電力を発生し、この光起電力を抵抗５
を介して出力用ＭＯ３ＦＥＴ７のゲート・ソース間に印
加するものである。出力用ＭＯ３ＦＥＴ７のゲート及び
ソースには、デプレッション型のＪＦＥＴよりなる制御
用トランジスタ３のドレイン及びソースがそれぞれ接続
されており、このトランジスタ３のゲート・ソース間は
抵抗５の両端に接続されている。
発光ダイオード１に入力信号が印加されて、フォトダイ
オードアレイ２に光起電力が発生すると、デプレッショ
ン型の制御用トランジスタ３のドレイン・ソース間と抵
抗５を介して光電流が流れ、抵抗らの両端に電圧が発生
する。この電圧により、制御用トランジスタ３が高抵抗
状態にバイアスされるので、出力用ＭＯ３ＦＥＴ７のゲ
ート・ソース間にフォトダイオードアレイ２の光起電力
が印加されて、出力用ＭＯＳＦＥＴ７がオン状態となる
。
オードアレイ２に光起電力が発生すると、デプレッショ
ン型の制御用トランジスタ３のドレイン・ソース間と抵
抗５を介して光電流が流れ、抵抗らの両端に電圧が発生
する。この電圧により、制御用トランジスタ３が高抵抗
状態にバイアスされるので、出力用ＭＯ３ＦＥＴ７のゲ
ート・ソース間にフォトダイオードアレイ２の光起電力
が印加されて、出力用ＭＯＳＦＥＴ７がオン状態となる
。
発光ダイオード１への入力信号が遮断されると、フォト
ダイオードアレイ２の光起電力が消失し、抵抗５の両端
電圧が消失するので、デプレッション型の制御用トラン
ジスタ３はオン状態に戻り、出力用ＭＯＳＦＥＴ７のゲ
ート・ソース間の蓄積電荷を放電させるので、出力用Ｍ
Ｏ３ＦＥＴ７はオフ状態となる。
ダイオードアレイ２の光起電力が消失し、抵抗５の両端
電圧が消失するので、デプレッション型の制御用トラン
ジスタ３はオン状態に戻り、出力用ＭＯＳＦＥＴ７のゲ
ート・ソース間の蓄積電荷を放電させるので、出力用Ｍ
Ｏ３ＦＥＴ７はオフ状態となる。
［発明が解決しようとする課題］
一般に、半導体リレーにはスイッチング速度の高速性が
要求される。従来、高速スイッチングが可能な光結合型
のリレーとしては、発光ダイオードとフォトトランジス
タとを光結合せしめたフォトカプラが広く用いられてい
るが、これは出力側にバイポーラトランジスタを用いて
いるので、微小信号をスイッチング制御する場合には、
オフセットの影響により信号が歪むという問題があった
。
要求される。従来、高速スイッチングが可能な光結合型
のリレーとしては、発光ダイオードとフォトトランジス
タとを光結合せしめたフォトカプラが広く用いられてい
るが、これは出力側にバイポーラトランジスタを用いて
いるので、微小信号をスイッチング制御する場合には、
オフセットの影響により信号が歪むという問題があった
。
微小信号をスイッチング制御する用途には、第２図に示
す従来回路のように、出力側にＭＯＳＦＥＴ７を用いる
ことが望まれる。ところが、上述の従来例にあっては、
ＭＯ９ＦＥＴ７のゲート容量をフォトダイオードアレイ
２の光電流にて充電し、出力用のＭＯ９ＦＥＴ７をオン
させているため、このゲート容量に対し光電流が小さい
ことにより、高速スイッチングは余り望めないという問
題があった。
す従来回路のように、出力側にＭＯＳＦＥＴ７を用いる
ことが望まれる。ところが、上述の従来例にあっては、
ＭＯ９ＦＥＴ７のゲート容量をフォトダイオードアレイ
２の光電流にて充電し、出力用のＭＯ９ＦＥＴ７をオン
させているため、このゲート容量に対し光電流が小さい
ことにより、高速スイッチングは余り望めないという問
題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、高速スイッチングが可能で且つ
出力のりニアリティが良好な光結合型のリレー回路を提
供することにある。
の目的とするところは、高速スイッチングが可能で且つ
出力のりニアリティが良好な光結合型のリレー回路を提
供することにある。
［課題を解決するための手段］
本発明に係る光結合型のリレー回路にあっては、上記の
課題を解決するために、第１図に示すように、入力信号
に応答して光信号を発生する発光ダイオード１と、発光
ダイオード１の光信号を受光するように配置されたフォ
トダイオードアレイ２と、フォトダイオードアレイ２の
光起電力をゲート・ソース間に印加されてドレイン・ソ
ース間の導通状態と非導通状態が切替わる出力用のＭＯ
ＳＦＥＴ７と、出力用のＭＯＳＦＥＴ７のゲート・ソー
ス間の蓄積電荷の放電経路を構成するノーマリ・オン型
の第１の制御用トランジスタ３と、第１の制御用トラン
ジスタ３を介してフォトダイオードアレイ２の光電流を
通電されて第１の制御用トランジスタ３を高抵抗状態に
バイアスする電圧を発生するインピーダンス要素（抵抗
５）と、出力用ＭＯＳＦＥＴ７のトレイン・ゲート間に
接続され、発光ダイオード１の光信号を受光するように
配置されたフォトトランジスタ６と、フォトトランジス
タ６に直列に接続され、フォトダイオードアレイ２の光
起電力により高抵抗状態にバイアスされるノーマリ・オ
ン型の第２の制御用トランジスタ４とから成ることを特
徴とするものである。
課題を解決するために、第１図に示すように、入力信号
に応答して光信号を発生する発光ダイオード１と、発光
ダイオード１の光信号を受光するように配置されたフォ
トダイオードアレイ２と、フォトダイオードアレイ２の
光起電力をゲート・ソース間に印加されてドレイン・ソ
ース間の導通状態と非導通状態が切替わる出力用のＭＯ
ＳＦＥＴ７と、出力用のＭＯＳＦＥＴ７のゲート・ソー
ス間の蓄積電荷の放電経路を構成するノーマリ・オン型
の第１の制御用トランジスタ３と、第１の制御用トラン
ジスタ３を介してフォトダイオードアレイ２の光電流を
通電されて第１の制御用トランジスタ３を高抵抗状態に
バイアスする電圧を発生するインピーダンス要素（抵抗
５）と、出力用ＭＯＳＦＥＴ７のトレイン・ゲート間に
接続され、発光ダイオード１の光信号を受光するように
配置されたフォトトランジスタ６と、フォトトランジス
タ６に直列に接続され、フォトダイオードアレイ２の光
起電力により高抵抗状態にバイアスされるノーマリ・オ
ン型の第２の制御用トランジスタ４とから成ることを特
徴とするものである。
［作用］
本発明にあっては、このように、出力用ＭＯ９ＦＥＴ７
のドレイン・ゲート間にフォトトランジスタ６を接続し
、発光ダイオード１と光結合させたので、発光ダイオー
ド１に入力信号が印加されると、フォトトランジスタ６
が導通状態となって、出力用ＭＯＳＦＥＴ７のゲートに
対して負荷側からゲート電流が流れて、ゲート・ソース
間容量が急速に充電されるため、出力用ＭＯ３ＦＥＴ７
が高速スイッチングを行うものである。また、出力用Ｍ
ＯＳＦＥＴ７のゲート・ソース問電圧が十分に上昇する
と、この電圧によりフォトトランジスタ６と直列に接続
された第２の制御用トランジスタ４が遮断されるため、
負荷電流は出力用ＭＯ３ＦＥＴ７のみを通ることになり
、出力のリニアリティが確保されるものである。
のドレイン・ゲート間にフォトトランジスタ６を接続し
、発光ダイオード１と光結合させたので、発光ダイオー
ド１に入力信号が印加されると、フォトトランジスタ６
が導通状態となって、出力用ＭＯＳＦＥＴ７のゲートに
対して負荷側からゲート電流が流れて、ゲート・ソース
間容量が急速に充電されるため、出力用ＭＯ３ＦＥＴ７
が高速スイッチングを行うものである。また、出力用Ｍ
ＯＳＦＥＴ７のゲート・ソース問電圧が十分に上昇する
と、この電圧によりフォトトランジスタ６と直列に接続
された第２の制御用トランジスタ４が遮断されるため、
負荷電流は出力用ＭＯ３ＦＥＴ７のみを通ることになり
、出力のリニアリティが確保されるものである。
［実施例］
第１図は本発明の一実施例の回路図である０発光ダイオ
ード１は入力端子８ａ、８ｂ間に接続されている。発光
ダイオード１は、フォトダイオードアレイ２及びフォト
トランジスタ６と光結合されている。フォトダイオード
アレイ２の正極は出力用ＭＯ３ＦＥＴ７のゲートに、負
極は出力用ＭＯ３ＦＥＴ７のソースにそれぞれ接続され
ている。
ード１は入力端子８ａ、８ｂ間に接続されている。発光
ダイオード１は、フォトダイオードアレイ２及びフォト
トランジスタ６と光結合されている。フォトダイオード
アレイ２の正極は出力用ＭＯ３ＦＥＴ７のゲートに、負
極は出力用ＭＯ３ＦＥＴ７のソースにそれぞれ接続され
ている。
出力用ＭＯ８，ＦＥＴ７のゲートには、デプレッション
型のＪＦＥＴよりなるノーマリ・オン型の第１の制御用
トランジスタ３のドレインが接続され、この制御用トラ
ンジスタ３のソースは抵抗５を介して出力用ＭＯＳＦＥ
Ｔ７のソースに接続されている。出力用ＭＯ３ＦＥＴ７
のトレインは出力端子１１ａに、ソースは出力端子１１
ｂに接続されている。出力端子１１ａ、ｌｌｂ間には、
直流電源つと負荷１０の直列回路が接続されている。出
力用ＭＯ３ＦＥＴ７のドレインには、デプレッション型
のＪＰＥＴよりなるノーマリ・オン型の第２の制御用ト
ランジスタ４のトレインが接続されている。この制御用
トランジスタ４のソースは、フォトトランジスタ６のコ
レクタ・エミッタ間を介して出力用ＭＯＳＦＥＴ７のゲ
ートに接続されている。制御用トランジスタ３及び４の
ゲートは共にフォトダイオードアレイ２の負極に接続さ
れている。
型のＪＦＥＴよりなるノーマリ・オン型の第１の制御用
トランジスタ３のドレインが接続され、この制御用トラ
ンジスタ３のソースは抵抗５を介して出力用ＭＯＳＦＥ
Ｔ７のソースに接続されている。出力用ＭＯ３ＦＥＴ７
のトレインは出力端子１１ａに、ソースは出力端子１１
ｂに接続されている。出力端子１１ａ、ｌｌｂ間には、
直流電源つと負荷１０の直列回路が接続されている。出
力用ＭＯ３ＦＥＴ７のドレインには、デプレッション型
のＪＰＥＴよりなるノーマリ・オン型の第２の制御用ト
ランジスタ４のトレインが接続されている。この制御用
トランジスタ４のソースは、フォトトランジスタ６のコ
レクタ・エミッタ間を介して出力用ＭＯＳＦＥＴ７のゲ
ートに接続されている。制御用トランジスタ３及び４の
ゲートは共にフォトダイオードアレイ２の負極に接続さ
れている。
以下、本実施例の動作について説明する。入力端子８ａ
、８ｂ間に入力信号が通電されると、発光ダイオード１
が光信号を発生し、この光信号を受光してフォトトラン
ジスタ６が導通状態となるため、負荷１０には負荷電流
が流れる。この電流は、第２の制御用トランジスタ４か
らフォトトランジスタ６、第１の制御用トランジスタ３
、抵抗５を介して流れる。また、この電流は、出力用Ｍ
Ｏ３ＦＥＴ７のゲート・ソース間容量にも分流して、こ
の容量を高速充電するので、出力用ＭＯ９ＦＥＴ７のゲ
ート・ソース間電圧が急速に上昇する。
、８ｂ間に入力信号が通電されると、発光ダイオード１
が光信号を発生し、この光信号を受光してフォトトラン
ジスタ６が導通状態となるため、負荷１０には負荷電流
が流れる。この電流は、第２の制御用トランジスタ４か
らフォトトランジスタ６、第１の制御用トランジスタ３
、抵抗５を介して流れる。また、この電流は、出力用Ｍ
Ｏ３ＦＥＴ７のゲート・ソース間容量にも分流して、こ
の容量を高速充電するので、出力用ＭＯ９ＦＥＴ７のゲ
ート・ソース間電圧が急速に上昇する。
したがって、出力用ＭＯＳＦＥＴ７は速やかにオンされ
る。一方、フォトダイオードアレイ２においては、光信
号の受光により光起電力が発生する。
る。一方、フォトダイオードアレイ２においては、光信
号の受光により光起電力が発生する。
この光起電力により、第１及び第２の制御用トランジス
タ３及び４が遮断状態となり、直流電源９から負荷１０
を介して流れる電流はフォトトランジスタ６を介して流
れなくなるが、フォトダイオードアレイ２の光起電力が
出力用ＭＯ９ＦＥＴ７のゲート・ソース間に印加される
ため、出力用ＭＯ３ＦＥＴ７はオン状態を保ち、出力の
リニアリティが保たれるものである。
タ３及び４が遮断状態となり、直流電源９から負荷１０
を介して流れる電流はフォトトランジスタ６を介して流
れなくなるが、フォトダイオードアレイ２の光起電力が
出力用ＭＯ９ＦＥＴ７のゲート・ソース間に印加される
ため、出力用ＭＯ３ＦＥＴ７はオン状態を保ち、出力の
リニアリティが保たれるものである。
［発明の効果コ
本発明にあっては、上述のように、入力信号に応答して
光信号を発生する発光ダイオードにフォトダイオードア
レイとフォトトランジスタを光結合させ、フォトダイオ
ードアレイの光起電力をゲート・ソース間に印加される
出力用ＭＯＳ Ｆ ＥＴに、フォトトランジスタを介し
て負荷側からゲーＩ・電流を供給するようにしたので、
高速スイッチングが可能になるという効果があり、また
、フォトダイオードアレイの光起電力によりフォトトラ
ンジスタと直列接続された制御用トランジスタをオフさ
せるようにしたので、定常状態においてはフォトトラン
ジスタを介して流れる電流は遮断され、出力用ＭＯ３Ｆ
ＥＴを介してのみ負荷電流が流れるので、微弱信号をス
イッチング制御してもオフセットが小さいから、信号の
りニアリティが損なわれにくいという効果がある。
光信号を発生する発光ダイオードにフォトダイオードア
レイとフォトトランジスタを光結合させ、フォトダイオ
ードアレイの光起電力をゲート・ソース間に印加される
出力用ＭＯＳ Ｆ ＥＴに、フォトトランジスタを介し
て負荷側からゲーＩ・電流を供給するようにしたので、
高速スイッチングが可能になるという効果があり、また
、フォトダイオードアレイの光起電力によりフォトトラ
ンジスタと直列接続された制御用トランジスタをオフさ
せるようにしたので、定常状態においてはフォトトラン
ジスタを介して流れる電流は遮断され、出力用ＭＯ３Ｆ
ＥＴを介してのみ負荷電流が流れるので、微弱信号をス
イッチング制御してもオフセットが小さいから、信号の
りニアリティが損なわれにくいという効果がある。
第１図は本発明の一実施例の回路図、第２図は従来例の
回路図である。 １は発光ダイオード、２はフォトダイオードアレイ、３
．４は制御用トランジスタ、５は抵抗、６はフォトトラ
ンジスタ、７は出力用ＭＯ３ＦＥＴであるや
回路図である。 １は発光ダイオード、２はフォトダイオードアレイ、３
．４は制御用トランジスタ、５は抵抗、６はフォトトラ
ンジスタ、７は出力用ＭＯ３ＦＥＴであるや
Claims (1)
- （１）入力信号に応答して光信号を発生する発光ダイオ
ードと、発光ダイオードの光信号を受光するように配置
されたフォトダイオードアレイと、フォトダイオードア
レイの光起電力をゲート・ソース間に印加されてドレイ
ン・ソース間の導通状態と非導通状態が切替わる出力用
のＭＯＳＦＥＴと、出力用のＭＯＳＦＥＴのゲート・ソ
ース間の蓄積電荷の放電経路を構成するノーマリ・オン
型の第１の制御用トランジスタと、第１の制御用トラン
ジスタを介してフォトダイオードアレイの光電流を通電
されて第１の制御用トランジスタを高抵抗状態にバイア
スする電圧を発生するインピーダンス要素と、出力用Ｍ
ＯＳＦＥＴのドレイン・ゲート間に接続され、発光ダイ
オードの光信号を受光するように配置されたフォトトラ
ンジスタとフォトトランジスタに直列に接続され、フォ
トダイオードアレイの光起電力により高抵抗状態にバイ
アスされるノーマリ・オン型の第２の制御用トランジス
タとから成ることを特徴とする光結合型のリレー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128717A JPH01297916A (ja) | 1988-05-26 | 1988-05-26 | 光結合型のリレー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128717A JPH01297916A (ja) | 1988-05-26 | 1988-05-26 | 光結合型のリレー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297916A true JPH01297916A (ja) | 1989-12-01 |
Family
ID=14991687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128717A Pending JPH01297916A (ja) | 1988-05-26 | 1988-05-26 | 光結合型のリレー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297916A (ja) |
-
1988
- 1988-05-26 JP JP63128717A patent/JPH01297916A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0161264B2 (ja) | ||
| ATE166193T1 (de) | Nicht-invertierende transistorschalter mit drei anschlüssen | |
| JPH01297916A (ja) | 光結合型のリレー回路 | |
| JPH0365816A (ja) | 光結合型リレー回路 | |
| JP2757438B2 (ja) | 光結合型リレー回路 | |
| JPH04159811A (ja) | 光結合型リレー回路 | |
| JPH02244906A (ja) | 光結合型リレー回路 | |
| JPH01129528A (ja) | 光結合型のリレー回路 | |
| JPH03162124A (ja) | 光結合型リレー回路 | |
| JPH06177736A (ja) | 固体リレー | |
| JP2004112463A (ja) | 半導体リレー | |
| JPH05343972A (ja) | 半導体リレー回路 | |
| JPH02135819A (ja) | 光結合型リレー回路 | |
| JP2710678B2 (ja) | 半導体リレー回路 | |
| JPH0420010A (ja) | 光結合型リレー回路 | |
| JPH03297219A (ja) | 光結合型リレー回路 | |
| JPH04324713A (ja) | 光結合型リレー回路 | |
| JP2731654B2 (ja) | 光結合型リレー回路 | |
| JPH01235414A (ja) | 光結合型のリレー回路 | |
| JPH02292912A (ja) | 光結合型リレー回路 | |
| JPH03218116A (ja) | 光結合型リレー回路 | |
| JPH0290721A (ja) | 光結合型リレー回路 | |
| JPH05191244A (ja) | 半導体リレー | |
| JPH04349716A (ja) | 半導体リレー回路 | |
| JPH0563051B2 (ja) |