JPH01298426A - 座標入力素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は座標入力装置に用いる座標入力素子、特に光学
方式による座標入力素子に関する。

（従来の技術） 座標入力装置は、画像データー、二次元座標データー等
をコンピューター等の情報処理装置に入力するため等に
、コンピューター等の情報処理装置の周辺装置として有
用なものであり、種々の方式、種々の素子を用いた装置
が開発されている。

例えば、（八）直交するワイヤー状電極りに、磁場を印
加し、発生する信号を読みとり座標検知する電磁誘導方
式、１Ｂ）直交するワイヤー状電極対の一方電極に圧力
を加えて、該電極と他方電極を接触させることにより位
置を検出するタッチパネル方式（Ｃｌシリコン等のフォ
トダイオード等で入力光を検知し、一体化されている表
面抵抗層で分流して、入力光の位置を検出する非走査方
式（非走査ポジションセンサー）　（ＤＩ　Ｌ　Ｅ　Ｄ
アレイと受光素子アレイをマトムックス伏に組み合わし
て、光の遮断により位置を検出する光電式、等がある。

その他静電誘導方式、超音波方式等がある。

（発明が解決しようとする課題） 前記した従来の座標入力装置（素子、方式）は、種々の
問題点を有している。＋Ａ）の方式においては位置検出
の分解能を向上させるためには、２つ１′１の直交する
ワイヤー状電極の密度を高くしなければならず、構造が
複雑となり、コストも高くなる。

さらに磁界を利用しているため、他局辺部、例えば磁気
記録媒体に悪影響を及ぼす等の問題点も有している。ｆ
Ｂ）、ｆＤ１方式においては、分解能を向−ヒさせるた
めにワイヤ状電極対、アレイの密度を向−ｔ＝　ｔ、な
ければならず、その結果構造が複雑となる問題点を有し
ている。ｆｃｌ方式においては、表面抵抗層の精度によ
り、座標入力素子としての精度がきまり、高精度を必要
とするときは、表面抵抗層の不均一性が問題となり、大
面積化が殆ど不可能となる。

（課題を解決するための手段） 本発明は、座標入力装置において問題となる高分解能化
にともなう構造の複雑化を防ぎ、かつ素ｒ自体の精度を
上昇させて、入力情報の正確な入力が可能な座標入力素
子である。

すなわち本発明は、シリコン等のフォトダイオードを用
い、該ダイオードと一体化されている表面抵抗層により
、入力された光を、フォトダイオードによる光出力電流
を表面抵抗層で分流して、入力光の位置を検出する光学
式座標入力素子において、同一基板にまたは同一素子内
に、フォトダイオードと表面抵抗層を少なくとも含む要
素が２ヶ以上多数別々に独立して形成または配され、か
つ該要素から別々に独立して出力信号または入力信号が
得られるようにした座標入力素子である。

本発明は、フォトダイオードと表面抵抗層の組み合わせ
で、入力された光情報を、フォトダイオードで発生する
電流を表面抵抗層で分流（または分割）して、光情報の
位置を検知して入力する方式すなわち非走査型ポジショ
ンセンサー（ＰＳＤ）の精度を同士、させんとするもの
であり、従来のＰＳＤにおいてはその面積（センシング
エリア）を広げようとすれば、表面抵抗層およびフォト
ダイオードも大面積化する必要があり、どうしても不均
一性が発生し、精度が低下する。本発明はこの点を改良
して、小面積の独立したフォトダイオードと表面抵抗層
とを少なくとも含む要素を多数配した素子として、各々
の要素から独立して入力または出力の信号をとり出しう
るようにして、精度の向」二した大面積のセンシングエ
リアを有するＰＳＤを得んとしたものである。本発明素
子に用いられる要素の形状は特に限定されるものでなく
、例えば、正方形、正三角形、正四辺形等が挙げられる
。またこの要素の大きさや数も特に限定されるものでな
いが、数は２以上であれば良く、必要なセンシングエリ
アの大きさと必要な精度とを考慮して選択すればよい。

本発明の光学式座標入力素子を用いた光学式座標入力装
置において、必要により、入射光に、変調をかけたり、
装置の受光部に光学フィルターを設けたりして、外乱ノ
イズを低下させる等の手段を付加してもよい。さらに必
要により出力電流増幅用アンプ等の処理回路と付加して
もよい。さらに必要に応じて、本発明素子に一一体化し
た、液晶その他の表示素子を組み合わしたものでもよい
。

（実施例） 片面にＩＴＯを製膜したガラス基板を用い、このＩＴＯ
をフォトエツチングすることにより、非走査ポジション
センサーの一方の表面抵抗層となるようにパターンを形
成する。次にその抵抗層のとり出し用電極となるように
、フォトレジストでパターンニングされた同基板上にス
パッタリング法を用いてＩＴＯを製膜しリフトオフ法で
パターンニングする。この表面にアモルファスシリコン
をＣＶＤ法を用いて堆積させさらにその−１一部にＩＴ
Ｏをもう一方の表面抵抗層としてスパッタリング法で製
膜し、それをリフトオフ法でパターンニングした後、と
り出し電極としてアルミニウムを真空蒸着して素子を形
成した。第１図にその基本構成を示す。ここでパターン
ニングされたＩＴＯ抵抗層は５０＋ｌ■×１００■璽で
抵抗層間の間隔は５０μｍである。また全体でのセンシ
ングエリアは、１００　＋ａｓ　Ｘ　１００　ｗａｓ角
とした。位置を示す入射させる光は、中心波長６６０ｗ
ＩＩＢの発光ダイオードを使用し、周波数５ｋＨｚで変
調をかけた。

同素子受光部りには、外乱光低減のために赤色フイルタ
ーを配置した。同素子からの出力信号はアナログ演貨回
路とＡ　／　Ｉ）変換装置を通して数値データとしてコ
ンピュータに出力する。第４図に外部電子回路を含めた
ブロック図を示す。この素子を用いて座標入力を行った
ところ分解能０．１．。

の高分解能が得られた。

（発明の効果） 非走査ポジションセンサーにおいて問題となっていた。

大面積化にともなう精度の低下を防ぐ。

つまり大面積化と精度の向」二が可能であるという利点
がある。

【図面の簡単な説明】

第１図は本発明の素子の構成概略図の１例であり第２図
は、実施例１で製作した素子のＸ方向のＩＴＯパターン
、第３図は同じくＹ方向のＩＴＯパターン、第４図はコ
ンピュータと接続した時の１例のブロック図を示す。 特許出廓人　東洋紡績株式会社 早　ｌ　図 ３：α−３ｉ ６：ｆｆ’ラス是４反 早　２１２１ １−下９ＤＩＴＯバター７１ ２：下部ＥＴＯパターン２ ３：　Ｘ方向耳スジ朋しＡｌ電極パターン１４・×方Ｆ
■収すホしＬＴＯ電そパターン２５：Ｘ７ＭＩｘｊｆｆ
ｌｂＩ丁０電％ｔ７−７３６：Ｘ１店υ収り出しＡ！引
ｒ石反バター／４７゛力“ラス基本欠 嬰　３図 １：上部工ＴＯパター／１ ２：１仰ＩＴＯパターン２

Claims (1)

【特許請求の範囲】
1. （１）フォトダイオードを用い、光出力電流を表面抵抗
   層で分流して、入力光の位置を検出する座標入力素子に
   おいて、同一基板上または、同一素子内に、フォトダイ
   オードと表面抵抗層とから少なくともなる要素が２ケ以
   上形成もしくは、配され、かつ該要素から各々独立して
   出力信号または入力信号が得られるようにしたことを特
   徴とする座標入力素子。