JPH0129979Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は集積回路の外に任意の回路の構成され
ている基板を接続してなる混成回路に関する。

近時ほとんどの電子回路は集積回路化される傾
向にあるが、インダクタンスを含む回路、例えば
コイルとコンデンサを組合せて構成される遅延線
の回路のように集積回路化が困難なものもあり、
全体の回路にこのような回路を含む場合には集積
回路の外部に接続する必要が生ずる。TTL素子
を用いた飽和型論理回路に遅延線を組合せてバツ
フアードデイレーラインを構成する場合もこのよ
うな例に相当する。

そしてプリント基板上にコイルやコンデンサを
配置して遅延線の回路を構成し、集積回路のフラ
ツトパツケージ上にその基板を載置してフラツト
パツケージの端子を介して遅延線の回路と集積回
路を接続し、外部端子をデユアルインラインパツ
ケージ（以下DIPという）の外部に露呈させた混
成回路は実開昭58−89953号公報によつて公知で
ある。しかし第１図の説明図に示すようにフラツ
トパツケージ２１と基板２０を重ねてその両方に
外部端子Ｂ１、外部端子Ｂ２を接続するので点線
で表してあるDIPの外に露呈させる位置は下側の
フラツトパツケージ２１に接続する外部端子Ｂ１
の位置に統一せざるを得ない。しかも基板２０に
はチツプ部品を用いる等により小型化されている
が、回路部品が配置されている。そのような高さ
のある混成回路を樹脂封止して外部端子を引き出
す場合、DIPの中央よりかなり下側の位置から水
平に引き出すことになる。DIPの成形時には外部
端子の水平部分２２を中心にして金型が上下にあ
るが、水平部分２２が中央からずれると成形後に
金型がスムーズに離れにくい。無論金型では１度
に多数の成形が行われるが、部分的に金型が離れ
たり離れなかつたりするのでDIPの表面にきずが
ついたり、外部端子が曲る事故が多く歩留りが悪
かつた。

本考案はこのような欠点を改善し、DIPのほぼ
中央の高さから外部端子を引き出し得る混成回路
を提供する。

、本考案は複数の回路素子を配置して回路の構
成されている基板が集積回路のフラツトパツケー
ジ上に載置してあり、集積回路と基板の回路の接
続は該基板の側辺でフラツトパツケージの端子を
介して行われており、該基板と該フラツトパツケ
ージを挾んで２列に外部端子を露呈させた状態で
全体を樹脂封止してある混成回路において、フラ
ツトパツケージの端子に接続する外部端子は該接
続部分から上側に延在した後水平に屈曲されてお
り、該水平部分が基板に接続する外部端子の水平
部分と同じ高さにしてあることを特徴とする。

以下第２図のバツフアードデイレーラインの回
路図を例にとり、本考案の混成回路の実施例を示
す第３図乃至第７図を参照しながら説明する。第
３図と第４図は基板に構成されている主に遅延線
の回路と集積回路の接続を述べるための説明図で
あり、第５図と第６図は混成回路の部分斜視図で
あり、第７図は混成回路の長さ方向の側面からの
説明図である。

第２図においてＧ１からＧ６まではTTL素子、
１は入力端子、２から６までは出力端子、V_cは
電源端子、Ｅはアース端子である。点線で囲まれ
た部分が遅延線を構成しており、素子Ｇ１から素
子Ｇ６までは集積回路内に構成される。

第３図にはコイルとコンデンサを公知の方法に
より配置して導体パターン等で接続することによ
り遅延線を構成してある基板１０、集積回路のフ
ラツトパツケージ１１が夫々平面的に示してあ
る。白丸は外部端子の存在し得る平面のピツチ位
置を表しており、リードフレームを用いて形成さ
れる場合の規格により定まつている。V_cＡ，
NA，EA，１Ａから６Ａまでは夫々外部端子で
あり客先の仕様又は設計時の規格により位置が定
まつている。基板１０は平行移動した状態で第４
図のようにフラツトパツケージ１１上に載置され
る。

基板１０の表面の遅延線を構成するコイルやコ
ンデンサは図示も省略してあり、導体パターンも
側辺の溝と主要な溝の周りのものだけを表してあ
る。溝７０には電源端子V_cの役割をする外部端
子V_cＡ、溝７７には入力端子１の役割をする外
部端子１Ａ、溝７８にはアース端子Ｅの役割をす
る外部端子EAが夫々固着されて図示されていな
い導体パターンにより遅延線の回路に接続する。
溝７６には出力端子２の役割をする外部端子２Ａ
が固着され、導体パターン１２により外部端子２
Ａは溝７３に電気的に接続する。溝７５には出力
端子４の役割をする外部端子４Ａが固着され、導
体パターン１３により溝７４に接続する。溝７９
に固着される外部端子NAは空端子である。フラ
ツトパツケージ１１には６個のTTL素子を構成
してあるが、夫々の素子に第２図と同じ符号を付
して第３図のように対応させることにより外部端
子の仕様を満たすようにしてある。８１から８７
はフラツトパツケージ１１の外側に水平に露呈し
ている主要な端子であり、黒丸のある端子は符号
の付していない端子も含めて垂直に上側に折り曲
げられて基板１０下側からその対応する溝に嵌め
込まれる。素子Ｇ３、素子Ｇ５素子Ｇ６の出力側
の端子８５、端子８６、端子８７はフラツトパツ
ケージ１１の側辺で下側に折り曲げられて夫々外
部端子３Ａ、外部端子５Ａ、外部端子６Ａに接続
される。

そして素子Ｇ２の出力側の端子８３は溝７３に
嵌め込まれ、導体パターン１２を経て外部端子２
Ａに接続される。素子Ｇ２の入力側の端子８１と
溝７１の間は平たい金属片により形成されたジヤ
ンパーリードＪ１により接続される。溝７１には
図示されていない導体パターンによつて遅延線の
回路が接続する。又素子Ｇ４の出力側の端子８４
は溝７４に嵌め込まれ、導体パターン１３を経て
外部端子４Ａに接続される。入力側の端子８２と
溝７２の間はジヤンパーリードＪ１と同じように
形成されているジヤンパーリードＪ２により接続
され、端子８２が遅延線の回路に接続する。

第４図は基板１０をフラツトパツケージ１１上
に載置した状態を平面的に表している。又一点鎖
線でフラツトパツケージ１１の位置、点線でジヤ
ンパーリードＪ１とジヤンパーリードＪ２を夫々
表してある。

第５図は第４図の外部端子V_cＡから外部端子
２Ａまでの近傍の混成回路を具体的に表した部分
斜視図である。基板１０は第３図、第４図と同じ
部分を図示してある。第６図は第４図の外部端子
EAから外部端子６Ａまでの近傍の混成回路の部
分斜視図である。

外部端子V_cＡ、外部端子２Ａ、外部端子EAは
上側の細くなつた部分が基板１０の溝に嵌め込ま
れて半田付けされており、中間でほぼ水平になり
さらに下側に延在する。ジヤンパーリードＪ１、
ジヤンパーリードＪ２は一端の細くなつた部分が
基板１０の溝に半田付けされている。ジヤンパー
リードＪ１の端子８１に接続する側の端はＵ字形
に形成されており、下側に折り曲げられている端
子８１の水平な部分を下から挾み込んだ状態で接
続する。ジヤンパーリードＪ１はこのように接続
する位置で垂直に上側に引き出されており、フラ
ツトパツケージ１１の底面１４に沿つてＵ字形の
状態で水平に延在している。ジヤンパーリードＪ
２についても同様である。外部端子２Ａはジヤン
パーリードＪ１の接続する端子８１の上側の基板
１０の溝７６に半田付けされている。無論端子８
１と外部端子２Ａは接触しておらず、この部分で
はいわば２階建ての端子構造が形成されている。
そして本考案の混成回路はフラツトパツケージ１
１の端子に接続する外部端子、例えば端子８７に
接続する外部端子６Ａは先端をＵ字形に形成して
あり、端子８７を上から挾み込んだ状態で接続し
ている。先端からフラツトパツケージ１１の側面
に沿つて上側に延びほぼ水平に曲つてからその後
下側に延びる。水平部分１５の高さは基板１０に
接続する外部端子、例えば外部端子EAの水平部
分１６と同じにしてある。

第７図は基板１０、フラツトパツケージ１１の
他にフラツトパツケージ１１の端子８７に接続す
る外部端子６Ａ、基板１０に接続する外部端子４
Ａと外部端子EAを外部端子を代表させて図示し
てあるが、点線のように混成回路をDIPにより樹
脂封止した場合にフラツトパツケージ１１の端子
に接続する外部端子と基板１０に接続する外部端
子をパツケージのほぼ中央の同じ高さから水平部
分により引き出すことができる。本考案の混成回
路はこのようにフラツトパツケージ１１の端子に
接続する外部端子の水平部分を基板に接続する外
部端子の高い位置にある水平部分と一致させるこ
とができる。そして成形後の金型をスムーズに離
れやすくしてDIPの歩留りを高くできると共に外
観的な形状を良くすることにより商品価値を向上
させ得る。なお本考案は遅延線の回路の構成され
ている基板と集積回路の接続した混成回路につい
て説明したが基板に構成される回路について特に
限定する必要はない。

【図面の簡単な説明】

第１図は従来の混成回路の説明図、第２図は本
考案の混成回路に用いられるバツフアードデイレ
ーラインの回路図、第３図、第４図、第７図は本
考案の混成回路の実施例を示す説明図、第５図と
第６図は本考案の混成回路の部分斜視図である。 １：入力端子、２，３，４，５，６：出力端
子、１０：基板、１１：フラツトパツケージ、１
２，１３：導体パターン、１４：底面、１５，１
６：水平部分、１Ａ〜６Ａ：外部端子、Ｇ１〜Ｇ
６：TTL素子、Ｊ１，Ｊ２：ジヤンパーリード。

Claims (1)

【実用新案登録請求の範囲】
1. 複数の回路素子を配置して回路の構成されてい
   る基板が集積回路のフラツトパツケージ上に載置
   してあり、集積回路と基板の回路の接続が該基板
   の側辺でフラツトパツケージの端子を介して行わ
   れており、該基板と該フラツトパツケージを挾ん
   で２列に外部端子を露呈させた状態で全体を樹脂
   封止してある混成回路において、フラツトパツケ
   ージの端子に接続する外部端子は該接続部分から
   上側に延在した後水平に屈曲されており、該水平
   部分が基板に接続する外部端子の水平部分と同じ
   高さにしてあることを特徴とする混成回路。