JPH0393257A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0393257A JPH0393257A JP1230070A JP23007089A JPH0393257A JP H0393257 A JPH0393257 A JP H0393257A JP 1230070 A JP1230070 A JP 1230070A JP 23007089 A JP23007089 A JP 23007089A JP H0393257 A JPH0393257 A JP H0393257A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- outer leads
- semiconductor device
- resin layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は，動作時の電力量や発熱量が多いパワートラン
ジスタ（Ｐｏｗｅｒ Ｔｒａｎｓｉｓｔｓｒ）やパワー
ＩＣ （Ｉｎｔｅｇｒａｔｅ Ｃｉｒｃｕｉｔ）が組込
まれたモジュール（Ｍｏｄｕｌｅ）製品に係わり，特に
外部引出リードに好適なものである． （従来の技術） 従来、多数の電子部品をプリント（Ｐｒｉｎｔ）基板な
どにハイブリッド（Ｈｙｂｒｉｄ）形式で組込んだ製品
が使用されてきたが、半導体素子を含めた電子部品をリ
ードフレーム（Ｌｅａｄ Ｆｒａ＋ｍｓ）方式により組
立てたモジュール製品が最近市販されている．この種の
製品では． Ｓ Ｉ Ｐ （Ｓｉｎｇｌｅ Ｉｎ Ｌｉ
ｎｅ Ｐａｃｋａｇｅ）型リードフレームも利用されて
おり，組立てる電子部品も多岐にわたっている．即ち，
上記のように動作時の電力量や発熱量が多い半導体素子
即ち，パワートランジスタやパワーＩＣが使用されてい
るために、絶縁耐圧を留意する必要がある。
ジスタ（Ｐｏｗｅｒ Ｔｒａｎｓｉｓｔｓｒ）やパワー
ＩＣ （Ｉｎｔｅｇｒａｔｅ Ｃｉｒｃｕｉｔ）が組込
まれたモジュール（Ｍｏｄｕｌｅ）製品に係わり，特に
外部引出リードに好適なものである． （従来の技術） 従来、多数の電子部品をプリント（Ｐｒｉｎｔ）基板な
どにハイブリッド（Ｈｙｂｒｉｄ）形式で組込んだ製品
が使用されてきたが、半導体素子を含めた電子部品をリ
ードフレーム（Ｌｅａｄ Ｆｒａ＋ｍｓ）方式により組
立てたモジュール製品が最近市販されている．この種の
製品では． Ｓ Ｉ Ｐ （Ｓｉｎｇｌｅ Ｉｎ Ｌｉ
ｎｅ Ｐａｃｋａｇｅ）型リードフレームも利用されて
おり，組立てる電子部品も多岐にわたっている．即ち，
上記のように動作時の電力量や発熱量が多い半導体素子
即ち，パワートランジスタやパワーＩＣが使用されてい
るために、絶縁耐圧を留意する必要がある。
ところで．ＳＩＰ型リードフレームを利用して組立てら
れたモジュール製品は，常法のトランスファーモールド
（Ｔｒａｎｓｆｅｒ Ｍｏｌｄ）法により樹脂封止工程
を施してＳＩＰ用リードフレームに形成したインナーリ
ード（Ｉｎｎｅｒ Ｌｅａｄ封止樹脂層外に導出した部
分をアウター（Ｏｕｔｅｒ）リードと呼称する）を封止
樹脂層外に導出してアウターリードとして機能させ，こ
れを含む封止樹脂層を以後外囲器と記載する． 絶縁耐圧用対策としては，アウターリード間ピッチ（Ｐ
ｉｔｃｈ以後Ｐと記載する）を拡げると共に，外囲器内
に組込まれる半導体素子のリードピッチも揃えるのが一
般的であったが，一個所のリード間ピッチだけを拡げた
ものや，３種の異なるリード間ピッチのものもあったが
，これらの具体的な構造を第１図乃至第５図により説明
する．第１図の斜視図に示したものは、封止樹脂層１外
に導出したアウターリード２・・・間のピッチ中一個所
だけが他と違っている例である．即ち，ゼロクロス（Ｚ
ｅｒｏ Ｃｒｏｓｓ）動作を行う光結合装置であって封
止樹脂層１の外径は，３．５Ｘ２２．８ｍであり、アウ
ターリード２間のピッチは，Ｐ．２Ｐ及び４Ｐとなって
いる．また、封止樹脂層１外に導出するアウターリード
２長は，７．５■であり，Ｐの寸法が２．５４閣，２Ｐ
が５．０８園． ４Ｐが１０．１６■である．更に、点
線で囲んでＡと表示したところのスタッド・オフ（Ｓｔ
ｕｄ Ｏｆｆ）は，０．４５ｍである．しかも、アウタ
ーリード２・・・の先端Ｂを別に表示したように、幅が
０．７８■で，厚さは、０．５■に成型されている．第
２図に明らかにしたようにフォトカプラ（ＰｈｏｔｏＣ
ｏｕｐｌｅｒ）では、封止樹脂層１外に導出するアウタ
ーリード２・・・間がＰと２Ｐに形成されており、また
アウターリード２・・・は、同一径でなく途中から小さ
く成型されている点が第１図及び後述する第３図乃至第
５１！ｌに示す樹脂封止型半導体装置と違っており，各
図のアウターリード２・・・もＰ〜３Ｐに形成されてい
る． （発明が解決しようとする課題） 樹脂封止型半導体装置にあっては，外囲器内に組込まれ
るパワー素子に要求される絶縁耐圧（法規上の制約）か
らアウターリードの間隔を拡げなければならず，このパ
ワー素子用制御部を構成する他の半導体素子のアウター
リードのＰも合わせる必要がある．しかも，半導体素子
などをモジュール製品に必要な電子部品をＳＩＰ型リー
ドフレームを利用して組込むと、アウターリードが外囲
器の単一方向から導出されることになる．従って，限ら
れた寸法の外囲器内でリード数及びアウターリードのＰ
を拡げるのに限界があり、ひいては、樹脂封止型半導体
装置の多機能化が促進できない問題があった． このためにマウント（Ｍｏｕｎｔ） Ｌ／た半導体素子
をインナーリードだけで支えなければならないＳＩＰ型
リードフレームでは、半導体素子を支持するアウターリ
ードの強度が弱いと組立工程中変形する問題も起こった
． 本発明は、このような事情により成されたもので，特に
、限られた寸法の外囲器に多ピン即ち多機能のモジュー
ル製品を提供可能とすることを目的とするものである。
れたモジュール製品は，常法のトランスファーモールド
（Ｔｒａｎｓｆｅｒ Ｍｏｌｄ）法により樹脂封止工程
を施してＳＩＰ用リードフレームに形成したインナーリ
ード（Ｉｎｎｅｒ Ｌｅａｄ封止樹脂層外に導出した部
分をアウター（Ｏｕｔｅｒ）リードと呼称する）を封止
樹脂層外に導出してアウターリードとして機能させ，こ
れを含む封止樹脂層を以後外囲器と記載する． 絶縁耐圧用対策としては，アウターリード間ピッチ（Ｐ
ｉｔｃｈ以後Ｐと記載する）を拡げると共に，外囲器内
に組込まれる半導体素子のリードピッチも揃えるのが一
般的であったが，一個所のリード間ピッチだけを拡げた
ものや，３種の異なるリード間ピッチのものもあったが
，これらの具体的な構造を第１図乃至第５図により説明
する．第１図の斜視図に示したものは、封止樹脂層１外
に導出したアウターリード２・・・間のピッチ中一個所
だけが他と違っている例である．即ち，ゼロクロス（Ｚ
ｅｒｏ Ｃｒｏｓｓ）動作を行う光結合装置であって封
止樹脂層１の外径は，３．５Ｘ２２．８ｍであり、アウ
ターリード２間のピッチは，Ｐ．２Ｐ及び４Ｐとなって
いる．また、封止樹脂層１外に導出するアウターリード
２長は，７．５■であり，Ｐの寸法が２．５４閣，２Ｐ
が５．０８園． ４Ｐが１０．１６■である．更に、点
線で囲んでＡと表示したところのスタッド・オフ（Ｓｔ
ｕｄ Ｏｆｆ）は，０．４５ｍである．しかも、アウタ
ーリード２・・・の先端Ｂを別に表示したように、幅が
０．７８■で，厚さは、０．５■に成型されている．第
２図に明らかにしたようにフォトカプラ（ＰｈｏｔｏＣ
ｏｕｐｌｅｒ）では、封止樹脂層１外に導出するアウタ
ーリード２・・・間がＰと２Ｐに形成されており、また
アウターリード２・・・は、同一径でなく途中から小さ
く成型されている点が第１図及び後述する第３図乃至第
５１！ｌに示す樹脂封止型半導体装置と違っており，各
図のアウターリード２・・・もＰ〜３Ｐに形成されてい
る． （発明が解決しようとする課題） 樹脂封止型半導体装置にあっては，外囲器内に組込まれ
るパワー素子に要求される絶縁耐圧（法規上の制約）か
らアウターリードの間隔を拡げなければならず，このパ
ワー素子用制御部を構成する他の半導体素子のアウター
リードのＰも合わせる必要がある．しかも，半導体素子
などをモジュール製品に必要な電子部品をＳＩＰ型リー
ドフレームを利用して組込むと、アウターリードが外囲
器の単一方向から導出されることになる．従って，限ら
れた寸法の外囲器内でリード数及びアウターリードのＰ
を拡げるのに限界があり、ひいては、樹脂封止型半導体
装置の多機能化が促進できない問題があった． このためにマウント（Ｍｏｕｎｔ） Ｌ／た半導体素子
をインナーリードだけで支えなければならないＳＩＰ型
リードフレームでは、半導体素子を支持するアウターリ
ードの強度が弱いと組立工程中変形する問題も起こった
． 本発明は、このような事情により成されたもので，特に
、限られた寸法の外囲器に多ピン即ち多機能のモジュー
ル製品を提供可能とすることを目的とするものである。
（課題を解決するための手段）
半導体素子に形成する電極及びリード間を接続する金属
細線と，これを被覆する封止樹脂層と、この封止樹脂層
から単一方向に導出する複数のアウターリードを具備し
，アウターリード間のピッチを２種類以上の異なるピッ
チで形成しかつ、夫々のピッチを２つ以上設ける点に本
発明に係わる樹脂封止型半導体装置の特徴がある． （作 用） 絶縁耐圧が必要なパワー素子を含む電子部品をリードフ
レームにマウントした樹脂封止型半導体装置をプリント
基板に表面実装してモジュール製品が得られるが，プリ
ント基板の大きさは、使用機器により規定されるので一
定の面積を想定しなければならない．従って，樹脂封止
型半導体装置の組立てに利用するリードフレームは、一
定の面積のプリント基板における実装密度を考慮して選
定することも必要となり、本発明に係わる樹脂封止型半
導体装置では、封止樹脂層から単一方向にアウターリー
ドを導出するＳＩＰ型リードフレームを採用する．と言
うのは、表面実装されるアウターリ・−ドは，プリント
基板にライン状に形成される透孔内に挿入されるので，
Ｄ Ｉ Ｐ （Ｄｕａｌ ＩｎＬｉｎｅ Ｐａｃｋａｇ
ｅ）型リードフレームを利用したものより平面的な面積
が縮小できる．しかも，制御用ＩＣの外にパワー素子な
どがマウントできるように工夫した． 即ち，制御用ＩＣなどのように比較的低電流がながれる
半導体素子用のアウターリードのＰを最小とし、パワー
素子用のそれは，最小Ｐの整数倍を繰返して設け更に，
半導体素子をマウントするベッド（Ｂｅｄ ）部を支え
るリード幅を他のリードより大きくして組立工程におれ
る変形を防止すると共に放熱性を改良した． （実施例） 第６図乃至第８図を参照して本発明に係わる実施例を説
明する．即ち、本発明に係わる樹脂封止型半導体装置は
、絶縁耐圧が必要なパワー素子を含んだ電子回路をリー
ドフレームを利用する組立工程により構成しており，封
止樹脂から成る外囲器外に導出・成型したアウターリー
ドを利用してプリント基板に取付ける実装方式によりモ
ジュール製品を得ている．また、組立工程には、いわゆ
るＳＩＰ型リードフレームを利用しており、これについ
て先ず説明する．銅または銅合金からなる板体にプレス
（Ｐｒｅｓｓ）工程を施して特定のパターンを形成した
リードフレームを形成するのが一般的であるが、プレス
工程は必須なものでなく、例えばエッチング（Ｅｔｃｈ
ｉｎｇ）手段でも良い．ＳＩＰ型リードフレームでは，
複数のインナーリードを枠体に交差して設け、その一部
の先端部分にベッドが形成される． 第５図に示したように金属製枠体１０に設置する透孔１
ｌには，リードフレームの搬送時に位置決めビン（図示
せず）などを挿入するために形成されており，また，イ
ンナーリードの中には，比較的幅広に形成して機械的強
度を増すと共に電流容量や放熱性も改善したもの１５も
あり（第６ＷＩ〜第８図参照）、面積が比較的大きいベ
ッド部１３に連結し，ここにパワー素子例えばダーリン
トン（Ｄａｒｇ−ｉｎｇｔｏｎ） トランジスタをマウ
ントする．更に，例えば制御用ＩＣをマウントするベッ
ド部ｌ３より小面積のベッド１４付近には、一番細いイ
ンナーリードｌ５・・・の終端を集めかつ遊端としてい
る．このような各ベッド部に所定の半導体素子をマウン
ト後，金、Ａｆｆｉ及び銅（銅合金も可）からなる群か
ら選定した一種の金属細線（図示せず）により半導体素
子に形成した電極とインナーリードｌ５・・・を電気的
に接続する．その手段には、公知のワイヤーボールボン
ディング（ｖｉｒｅ Ｂａｊ！ｆｆｉ Ｂｏｎｄｉｎｇ
）法または超音波ポールボンディング法により一定の軌
跡を描きかつ一定の高さのループ（Ｌｏｏｐ）を形成し
た金属細線により両者間が接続される．この工程では、
半導体素子に形成した電極に金属細線の先端に形成され
たボールを熱圧着後、一定のループを形成した金属細線
終端がインナーリードにウエッジ（Ｗｅｄｇｅ）ボンデ
ィングされて両者間が電気的に接続する。
細線と，これを被覆する封止樹脂層と、この封止樹脂層
から単一方向に導出する複数のアウターリードを具備し
，アウターリード間のピッチを２種類以上の異なるピッ
チで形成しかつ、夫々のピッチを２つ以上設ける点に本
発明に係わる樹脂封止型半導体装置の特徴がある． （作 用） 絶縁耐圧が必要なパワー素子を含む電子部品をリードフ
レームにマウントした樹脂封止型半導体装置をプリント
基板に表面実装してモジュール製品が得られるが，プリ
ント基板の大きさは、使用機器により規定されるので一
定の面積を想定しなければならない．従って，樹脂封止
型半導体装置の組立てに利用するリードフレームは、一
定の面積のプリント基板における実装密度を考慮して選
定することも必要となり、本発明に係わる樹脂封止型半
導体装置では、封止樹脂層から単一方向にアウターリー
ドを導出するＳＩＰ型リードフレームを採用する．と言
うのは、表面実装されるアウターリ・−ドは，プリント
基板にライン状に形成される透孔内に挿入されるので，
Ｄ Ｉ Ｐ （Ｄｕａｌ ＩｎＬｉｎｅ Ｐａｃｋａｇ
ｅ）型リードフレームを利用したものより平面的な面積
が縮小できる．しかも，制御用ＩＣの外にパワー素子な
どがマウントできるように工夫した． 即ち，制御用ＩＣなどのように比較的低電流がながれる
半導体素子用のアウターリードのＰを最小とし、パワー
素子用のそれは，最小Ｐの整数倍を繰返して設け更に，
半導体素子をマウントするベッド（Ｂｅｄ ）部を支え
るリード幅を他のリードより大きくして組立工程におれ
る変形を防止すると共に放熱性を改良した． （実施例） 第６図乃至第８図を参照して本発明に係わる実施例を説
明する．即ち、本発明に係わる樹脂封止型半導体装置は
、絶縁耐圧が必要なパワー素子を含んだ電子回路をリー
ドフレームを利用する組立工程により構成しており，封
止樹脂から成る外囲器外に導出・成型したアウターリー
ドを利用してプリント基板に取付ける実装方式によりモ
ジュール製品を得ている．また、組立工程には、いわゆ
るＳＩＰ型リードフレームを利用しており、これについ
て先ず説明する．銅または銅合金からなる板体にプレス
（Ｐｒｅｓｓ）工程を施して特定のパターンを形成した
リードフレームを形成するのが一般的であるが、プレス
工程は必須なものでなく、例えばエッチング（Ｅｔｃｈ
ｉｎｇ）手段でも良い．ＳＩＰ型リードフレームでは，
複数のインナーリードを枠体に交差して設け、その一部
の先端部分にベッドが形成される． 第５図に示したように金属製枠体１０に設置する透孔１
ｌには，リードフレームの搬送時に位置決めビン（図示
せず）などを挿入するために形成されており，また，イ
ンナーリードの中には，比較的幅広に形成して機械的強
度を増すと共に電流容量や放熱性も改善したもの１５も
あり（第６ＷＩ〜第８図参照）、面積が比較的大きいベ
ッド部１３に連結し，ここにパワー素子例えばダーリン
トン（Ｄａｒｇ−ｉｎｇｔｏｎ） トランジスタをマウ
ントする．更に，例えば制御用ＩＣをマウントするベッ
ド部ｌ３より小面積のベッド１４付近には、一番細いイ
ンナーリードｌ５・・・の終端を集めかつ遊端としてい
る．このような各ベッド部に所定の半導体素子をマウン
ト後，金、Ａｆｆｉ及び銅（銅合金も可）からなる群か
ら選定した一種の金属細線（図示せず）により半導体素
子に形成した電極とインナーリードｌ５・・・を電気的
に接続する．その手段には、公知のワイヤーボールボン
ディング（ｖｉｒｅ Ｂａｊ！ｆｆｉ Ｂｏｎｄｉｎｇ
）法または超音波ポールボンディング法により一定の軌
跡を描きかつ一定の高さのループ（Ｌｏｏｐ）を形成し
た金属細線により両者間が接続される．この工程では、
半導体素子に形成した電極に金属細線の先端に形成され
たボールを熱圧着後、一定のループを形成した金属細線
終端がインナーリードにウエッジ（Ｗｅｄｇｅ）ボンデ
ィングされて両者間が電気的に接続する。
このような熱伝導性のよい銅または銅合金製リードフレ
ームは、発熱量が大きくなるパワー素子にとって好適な
ので、板厚０．４一〜０．８閣のものを利用する．この
ようなＳＩＰ型リードフレームのアウターリード１２は
，第７図及び第８図に明らかにしたように、最小１．２
７ｗａｍＰで形成する外に２Ｐ（２．５４ｍ）または３
Ｐ（３．１８ｍ）とし、更にＰ、２Ｐまたは３Ｐを２個
以上繰返して完成させる．更に、パワー素子をマウント
するベッド部を支えるインナーリード１５ａは，他のイ
ンナーリードリードの中でＰが１．２７■のものは、プ
リント基板に形成する透孔への挿入即ち表面実装に備え
て千鳥状のジグザク（ＺｉｇＺａｇ）に形成する．第７
図ａにおけるアウターリード１２では、２Ｐを２個設置
したおり，第８図ａにあっては、Ｐと２Ｐを２個以上設
置している． このようなマウント工程を終えてからは、公知のトラン
スファーモールド法による樹脂封止工程を行って得られ
る外囲器を第７図ａ，ｂと第８図ａ．ｂに示した． この両図のａが上面図，ｂに側面図が明らかにされてお
り、この外囲器は、不要なリードフレーム部分の除去、
アウターリードの成型工程及びリード曲・りのチェック
（Ｃｈｅｃｋ）工程後の状態が示されており，封止樹脂
層１６の側面図に千鳥状に成型したアウターリードｌ２
が明瞭に明らかにしてある．各図には，封止樹脂層１６
から単一方向にアウターリード１２を導出した外囲器が
示されており、当然設置してある筈の複数種類のベッド
部は省略しているものの発熱量の大きいパワー素子がマ
ウントされている．しかし、上記のように法規上求めら
れている必要な措置即ち絶縁耐量を満足した樹脂封止型
半導体装置を完成する． 〔発明の効果〕 このような樹脂封止型半導体装置は，パワートランジス
タ＋集積回路素子などのようなパワー素子と制御用集積
回路素子を組合わせたものであり、しかも、小面積な半
導体装置としてモジュール製品に応用できる． しかも，実装する際最小ピッチ１．２７一のアウターリ
ードが千鳥に曲げられて、プリント基板の挿入ピッチ２
．５４ｍに形成されているリードビン挿入タイプの標準
ピッチと同じなので，実装が容易な樹脂封止型半導体装
置を提供できる． 更に、ベッド部を支えるインナーリード幅を大きくして
変形に強くしているので、製造工程における歩留りを向
上し、更にまた、放熱性に優れた樹脂封止型半導体装置
が得られる．
ームは、発熱量が大きくなるパワー素子にとって好適な
ので、板厚０．４一〜０．８閣のものを利用する．この
ようなＳＩＰ型リードフレームのアウターリード１２は
，第７図及び第８図に明らかにしたように、最小１．２
７ｗａｍＰで形成する外に２Ｐ（２．５４ｍ）または３
Ｐ（３．１８ｍ）とし、更にＰ、２Ｐまたは３Ｐを２個
以上繰返して完成させる．更に、パワー素子をマウント
するベッド部を支えるインナーリード１５ａは，他のイ
ンナーリードリードの中でＰが１．２７■のものは、プ
リント基板に形成する透孔への挿入即ち表面実装に備え
て千鳥状のジグザク（ＺｉｇＺａｇ）に形成する．第７
図ａにおけるアウターリード１２では、２Ｐを２個設置
したおり，第８図ａにあっては、Ｐと２Ｐを２個以上設
置している． このようなマウント工程を終えてからは、公知のトラン
スファーモールド法による樹脂封止工程を行って得られ
る外囲器を第７図ａ，ｂと第８図ａ．ｂに示した． この両図のａが上面図，ｂに側面図が明らかにされてお
り、この外囲器は、不要なリードフレーム部分の除去、
アウターリードの成型工程及びリード曲・りのチェック
（Ｃｈｅｃｋ）工程後の状態が示されており，封止樹脂
層１６の側面図に千鳥状に成型したアウターリードｌ２
が明瞭に明らかにしてある．各図には，封止樹脂層１６
から単一方向にアウターリード１２を導出した外囲器が
示されており、当然設置してある筈の複数種類のベッド
部は省略しているものの発熱量の大きいパワー素子がマ
ウントされている．しかし、上記のように法規上求めら
れている必要な措置即ち絶縁耐量を満足した樹脂封止型
半導体装置を完成する． 〔発明の効果〕 このような樹脂封止型半導体装置は，パワートランジス
タ＋集積回路素子などのようなパワー素子と制御用集積
回路素子を組合わせたものであり、しかも、小面積な半
導体装置としてモジュール製品に応用できる． しかも，実装する際最小ピッチ１．２７一のアウターリ
ードが千鳥に曲げられて、プリント基板の挿入ピッチ２
．５４ｍに形成されているリードビン挿入タイプの標準
ピッチと同じなので，実装が容易な樹脂封止型半導体装
置を提供できる． 更に、ベッド部を支えるインナーリード幅を大きくして
変形に強くしているので、製造工程における歩留りを向
上し、更にまた、放熱性に優れた樹脂封止型半導体装置
が得られる．
第１図及び第２図は、従来の樹脂封止型半導体装置の要
部を示す斜視図，第３図ａ，ｂ乃至第５図ａ，ｂは、従
来の樹脂封止型半導体装置の正面図及び側面図，第６図
は、本発明実施例に利用するリードフレームパターンを
示す図、第７図ａ、ｂ及び第８図ａ，ｂは，本発明に係
わる樹脂封止型半導体装置の正面図及び側面図である．
１、ｌ６：封止樹脂層， ２．１２：アウターリード、 １３．１４：ベッド部，１０：枠 体、１１：透 孔、 １５、１５ａ：インナーリード．
部を示す斜視図，第３図ａ，ｂ乃至第５図ａ，ｂは、従
来の樹脂封止型半導体装置の正面図及び側面図，第６図
は、本発明実施例に利用するリードフレームパターンを
示す図、第７図ａ、ｂ及び第８図ａ，ｂは，本発明に係
わる樹脂封止型半導体装置の正面図及び側面図である．
１、ｌ６：封止樹脂層， ２．１２：アウターリード、 １３．１４：ベッド部，１０：枠 体、１１：透 孔、 １５、１５ａ：インナーリード．
Claims (1)
- 半導体素子に形成する電極及びリード間を接続する金属
細線と、これらを被覆する封止樹脂層と、この封止樹脂
層から単一方向に導出する複数のアウターリードを具備
し、アウターリード間のピッチを２種類以上の異なるピ
ッチで形成しかつ、夫々のピッチを二つ以上設けること
を特徴とする樹脂封止型半導体装置
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23007089A JP2515406B2 (ja) | 1989-09-05 | 1989-09-05 | 樹脂封止型半導体装置 |
| US07/576,936 US5031024A (en) | 1989-09-05 | 1990-09-04 | Resin sealing type semiconductor device having outer leads designed for multi-functions |
| EP19900117063 EP0416573B1 (en) | 1989-09-05 | 1990-09-05 | Resin sealing type semiconductor device having outer leads designed for multi-functions |
| KR1019900013981A KR930004255B1 (ko) | 1989-09-05 | 1990-09-05 | 수지밀봉형 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23007089A JP2515406B2 (ja) | 1989-09-05 | 1989-09-05 | 樹脂封止型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0393257A true JPH0393257A (ja) | 1991-04-18 |
| JP2515406B2 JP2515406B2 (ja) | 1996-07-10 |
Family
ID=16902072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23007089A Expired - Fee Related JP2515406B2 (ja) | 1989-09-05 | 1989-09-05 | 樹脂封止型半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5031024A (ja) |
| EP (1) | EP0416573B1 (ja) |
| JP (1) | JP2515406B2 (ja) |
| KR (1) | KR930004255B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002095824A1 (en) * | 2001-05-18 | 2002-11-28 | Sanyo Electric Co., Ltd. | Power source circuit device |
| KR100725301B1 (ko) * | 2002-01-28 | 2007-06-07 | 후지 덴키 홀딩스 가부시끼가이샤 | 수지 밀봉형 반도체 장치 |
| JP2008060597A (ja) * | 2001-05-18 | 2008-03-13 | Sanyo Electric Co Ltd | 電源回路装置 |
| JP2025061787A (ja) * | 2020-12-04 | 2025-04-11 | モレックス エルエルシー | 高出力電子デバイス及びそれを製造するための方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3872001B2 (ja) * | 2002-11-18 | 2007-01-24 | シャープ株式会社 | リードフレーム、それを用いた半導体装置の製造方法、それを用いた半導体装置、及び電子機器 |
| DE102008040565B4 (de) * | 2008-07-21 | 2024-01-11 | Robert Bosch Gmbh | Gehäuse für ein Halbleiterbauelement |
| US9035437B2 (en) * | 2013-03-12 | 2015-05-19 | Infineon Technologies Austria Ag | Packaged device comprising non-integer lead pitches and method of manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155650U (ja) * | 1987-03-31 | 1988-10-12 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2521350B1 (fr) * | 1982-02-05 | 1986-01-24 | Hitachi Ltd | Boitier porteur de puce semi-conductrice |
| JPS5933838A (ja) * | 1982-08-19 | 1984-02-23 | Toshiba Corp | 半導体樹脂封止用金型装置 |
| JPS59115551A (ja) * | 1982-12-22 | 1984-07-04 | Toshiba Corp | 半導体装置 |
| JPS60107848A (ja) * | 1983-11-16 | 1985-06-13 | Hitachi Ltd | 半導体装置およびこれに用いられるリ−ドフレ−ム |
| JPS60257546A (ja) * | 1984-06-04 | 1985-12-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPS6132452A (ja) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | リ−ドフレ−ムとそれを用いた電子装置 |
| JPS6331149A (ja) * | 1986-07-25 | 1988-02-09 | Fujitsu Ltd | 半導体装置 |
| JPS63318131A (ja) * | 1987-06-22 | 1988-12-27 | Oki Electric Ind Co Ltd | 硬化樹脂による樹脂封止方法 |
| JPH01216565A (ja) * | 1988-02-25 | 1989-08-30 | Canon Inc | 電子部品 |
-
1989
- 1989-09-05 JP JP23007089A patent/JP2515406B2/ja not_active Expired - Fee Related
-
1990
- 1990-09-04 US US07/576,936 patent/US5031024A/en not_active Expired - Lifetime
- 1990-09-05 EP EP19900117063 patent/EP0416573B1/en not_active Expired - Lifetime
- 1990-09-05 KR KR1019900013981A patent/KR930004255B1/ko not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63155650U (ja) * | 1987-03-31 | 1988-10-12 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002095824A1 (en) * | 2001-05-18 | 2002-11-28 | Sanyo Electric Co., Ltd. | Power source circuit device |
| US6861732B2 (en) | 2001-05-18 | 2005-03-01 | Sanyo Electric Co., Ltd. | Power source circuit device |
| JP2008060597A (ja) * | 2001-05-18 | 2008-03-13 | Sanyo Electric Co Ltd | 電源回路装置 |
| KR100725301B1 (ko) * | 2002-01-28 | 2007-06-07 | 후지 덴키 홀딩스 가부시끼가이샤 | 수지 밀봉형 반도체 장치 |
| JP2025061787A (ja) * | 2020-12-04 | 2025-04-11 | モレックス エルエルシー | 高出力電子デバイス及びそれを製造するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910007117A (ko) | 1991-04-30 |
| US5031024A (en) | 1991-07-09 |
| EP0416573B1 (en) | 1999-05-19 |
| EP0416573A1 (en) | 1991-03-13 |
| JP2515406B2 (ja) | 1996-07-10 |
| KR930004255B1 (ko) | 1993-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4400965B2 (ja) | 積層化半導体パッケージ及びその製造方法 | |
| US6553657B2 (en) | Semiconductor device | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| US20090020859A1 (en) | Quad flat package with exposed common electrode bars | |
| JPH0570316B2 (ja) | ||
| US6429514B2 (en) | Integrated circuit chip and method for fabricating the same | |
| JP2001156251A (ja) | 半導体装置 | |
| US8283757B2 (en) | Quad flat package with exposed common electrode bars | |
| JPH0393257A (ja) | 樹脂封止型半導体装置 | |
| KR100612165B1 (ko) | 전원 회로 장치 | |
| US6707142B2 (en) | Package stacked semiconductor device having pin linking means | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP2601228B2 (ja) | 樹脂封止型回路装置の製造方法 | |
| US7777324B2 (en) | Interposer and semiconductor package with reduced contact area | |
| JP2534545B2 (ja) | 電子部品搭載用基板 | |
| JP2000223611A (ja) | Ｂｇａ用リードフレーム | |
| JPH0517709B2 (ja) | ||
| JP2000277677A (ja) | リードフレーム、半導体パッケージ及びその製造方法 | |
| JPH11274233A (ja) | 半導体装置およびその製造方法 | |
| JP2000236033A (ja) | 半導体装置並びにその製造方法 | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR20010000425U (ko) | 반도체 패키지 | |
| JP2004063483A (ja) | 半導体装置 | |
| JPS63310150A (ja) | 樹脂封止型ｉｃリ−ドフレ−ムおよび樹脂封止型ｉｃパッケ−ジ | |
| JPH02298059A (ja) | 半導体素子用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |