JPH025491Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は集積回路と遅延線を接続してなる混成
回路に関する。

近時ほとんどの電子回路は集積回路化される傾
向にあるが、インダクタンスを含む回路、例えば
コイルとコンデンサを組合せて構成される遅延線
の回路のように集積回路化が困難なものもあり、
全体の回路にこのような回路を含む場合には集積
回路の外部に接続する必要が生ずる。TTL素子
を用いた飽和型論理回路に遅延線を組合せてバツ
フアードデイレーラインを構成する場合もこのよ
うな例に相当する。

そしてプリント基板上にコイルやコンデンサを
配置して遅延線の回路を構成し、集積回路のフラ
ツトパツケージ上にその基板を載置してフラツト
パツケージの端子を介して遅延線の回路と集積回
積を接続し、外部端子をデユアルインラインパツ
ケージ（以下DIPという）の外部に露呈させた混
成回路は実開昭58−89953号公報によつて公知で
ある。

しかし外部端子が通常リードフレームを用いて
形成されるのでその間隔が規格によつて定まつて
いること、フラツトパツケージの端子の間隔も規
格によつて定まつておりしかもリードフレームに
より形成される外部端子の間隔より挟いこと、さ
らにフラツトパツケージ内の回路構成は集積回路
であるから簡単に変えることは不可能であり、従
つてその端子の役割も位置によつて定まつている
こと等により集積回路と遅延線の回路間の相互の
接続位置や混成回路の外部端子の接続位置を客先
の仕様により種々変えることは容易ではない。因
みに１４ピンの外部端子を設ける場合にDIPのそ
の間隔は2.54mmであり、フラツトパツケージの１
４ピンの標準の端子間隔は1.27mmである。

本考案はこのような技術問題を解決するために
役割の固定されているフラツトパツケージの端子
を遅延線の構成してある基板の任意の位置で遅延
線の回路に接続し得る技術を提供する。

本考案はコイルとコンデンサを配置して構成さ
れた遅延線の基板が集積回路のフラツトパツケー
ジ上に載置してあり、集積回路と基板の回路の接
続は該基板の側辺でフラツトパツケージの端子を
介して行われており、該基板と該フラツトパツケ
ージを挟んで２列に外部端子を露呈させた状態で
全体を樹脂封止してある混成回路において、フラ
ツトパツケージの少くとも１つの端子はジヤンパ
ーリードを経て基板の側辺に接続されていること
を特徴とする。

以下第１図のバツフアードデイレーラインの回
路図を例にとり、本考案の混成回路の実施例を示
す第２図乃至第６図を参照しながら説明する。第
２図と第３図は基板に構成されている主に遅延線
の回路と集積回路の接続を述べるための説明図で
あり、第４図と第５図は混成回路の部分斜視図で
あり、第６図は混成回路の長さ方向の側面からの
説明図である。

第１図においてＧ１からＧ６まではTTL素子、
１は入力端子、２から６までは出力端子、Vcは
電源端子、Ｅはアース端子である。点線で囲まれ
た部分が遅延線を構成しており、素子Ｇ１から素
子Ｇ６までは集積回路内に構成される。

第２図にはコイルとコンデンサを公知の方法に
より配置して導体パターン等で接続することによ
り遅延線を構成してある基板１０と集積回路のフ
ラツトパツケージ１１が夫々平面的に示してあ
る。白丸は外部端子の存在し得る平面のピツチ位
置を表しており、リードフレームの規格により定
まつている。VcA、NA、EA、１Ａから６Ａま
では夫々外部端子であり客先の仕様又は設計時の
規格により位置が定まつている。後にくわしく説
明するように基板１０が平行移動した状態で第３
図のようにフラツトパツケージ１１上に載置され
る。

なお最も近接する外部端子の間隔Ｌ１はフラツ
トパツケージ１１の端子の間隔Ｌ２の２倍であ
る。

基板１０の表面の遅延線を構成するコイルやコ
ンデンサは図示を省略してあり、導体パターンも
側辺の溝と主要な溝の周りのものだけを表してあ
る。溝７０には電源端子Vcの役割をする外部端
子VcA、溝７７には入力端子１の役割をする外
部端子１Ａ、溝７８にはアース端子Ｅの役割をす
る外部端子EAが夫々固着されて図示されていな
い導体パターンにより遅延線の回路に接続する。
溝７６には出力端子２の役割をする外部端子２Ａ
が固着され、導体パターン１２により外部端子２
Ａは溝７３に電気的に接続する。溝７５には出力
端子４の役割をする外部端子４Ａが固着され、導
体パターン１３により溝７４に接続する。溝７９
に固着される外部端子NAは空端子である。

フラツトパツケージ１１には６個のTTL素子
を構成してあるが、夫々の素子に第１図と同じ符
号を示して第２図のように対応させることにより
外部端子の仕様を満たすようにしてある。８１か
ら８７はフラツトパツケージ１１の外側に水平に
露呈している主要な端子であり、黒丸のある端子
は符号の付していない端子も含めて垂直に上側に
折り曲げられて基板１０の下側からその対応する
溝に嵌め込まれる。素子Ｇ３、素子Ｇ５、素子Ｇ
６の出力側の端子８５、端子８６、端子８７はフ
ラツトパツケージ１１の側辺で下側に折り曲げら
れて夫々外部端子３Ａ、外部端子５Ａ、外部端子
６Ａに接続される。

そして素子Ｇ２の出力側の端子８３は溝７３に
嵌め込まれ、導体パターン１２を経て外部端子２
Ａに接続される。素子Ｇ２の入力側の端子８１と
溝７１の間はリードフレームを用いて平たい金属
片により形成されたジヤンパーリードＪ１により
接続される。溝７１には図示されていない導体パ
ターンによつて遅延線の回路が接続する。又素子
Ｇ４の出力側の端子８４は溝７４に嵌め込まれ、
導体パターン１３を経て外部端子４Ａに接続され
る。入力側の端子８２と溝７２の間はジヤンパー
リードＪ１と同じように形成されているジヤンパ
ーリードＪ２により接続され、端子８２が遅延線
の回路に接続する。

本考案の混成回路は実施例のように外部端子の
配置の都合によりフラツトパツケージ１１の端子
を上側に折り曲げて所望する遅延線の回路部分に
接続できない場合にはその端子に接続すべき遅延
線の回路部分を基板１０の側辺の所望の位置に引
き出した後改めてジヤンパーリードを経て接続す
る。端子８１、端子８２への接続方法がこの場合
に相当する。

第３図は基板１０をフラツトパツケージ１１上
に載置した状態を平面的に表している。又一点鎖
線でフラツトパツケージ１１の位置、点線でジヤ
ンパーリードＪ１とジヤンパーリードＪ２を夫々
表してある。

第４図は第３図の外部端子VcAから外部端子
２Ａまでの近傍の混成回路を具体的に表した部分
斜視図である。基板１０は第２図、第３図と同じ
部分を図示してある。第５図は第３図の外部端子
EAから外部端子６Ａまでの近傍の混成回路の部
分斜視図である。

第４図、第５図において第２図、第３図と同一
部分は同じ符号を付してあり、基板１０とフラツ
トパツケージ１１間の接続はすでに第２図、第３
図において述べたので新たな説明を要しないであ
ろう。外部端子VcA、外部端子２Ａ、外部端子
EAは上側の細くなつた部分が基板１０の溝に嵌
め込まれて半田付けされており、中間でほぼ水平
になりさらに下側に延在する。ジヤンパーリード
Ｊ１、ジヤンパーリードＪ２は一端の細くなつた
部分が基板１０の溝に半田付けされている。ジヤ
ンパーリードＪ１は基板１０に半田付けされてい
る部分から垂直にフラツトパツケージ１１の下ま
で引き出され、内側に水平に曲げられた後さらに
フラツトパツケージ１１の長さ方向に曲げられて
延在する。そして端子８１の位置で垂直に引き出
されて半田付けされる。ジヤンパーリードＪ１の
端子８１に接続する側の端はＵ字形に形成されて
おり、先端が下側に折り曲げられている端子８１
の水平な部分を下から挾み込んだ状態で接続す
る。要するにジヤンパーリードＪ１は接続する位
置で垂直に上側に引き出されており、フラツトパ
ツケージ１１の底面１４に沿つてＵ字形の状態で
水平に延在している。ジヤンパーリードＪ２につ
いても同様である。このようなジヤンパーリード
Ｊ１，ジヤンパーリードＪ２はリードフレームを
用いて平たい金属片により形成されている。従つ
て製造時には外部端子用とジヤンパーリード用の
２種類のリードフレームを用いるとよい。外部端
子２ＡはジヤンパーリードＪ１の接続する端子８
１の上側の基板１０の溝７６に半田付けされてい
る。無論端子８１と外部端子２Ａは接触しておら
ず、この部分ではいわば２階建ての端子構造が形
成されている。フラツトパツケージ１１の端子に
接続する外部端子、例えば端子８７に接続する外
部端子６Ａは先端をＵ字形に形成してあり、端子
８７の水平な部分を上から挾み込んだ状態で接続
している。先端からフラツトパツケージ１１の側
面に沿つて上側に延びほぼ水平に曲つてその後下
側に延びる。水平部分１５の高さは基板１０に接
続する外部端子、例えば外部端子EAの水平部分
１６と同じである。第６図は基板１０、フラツト
パツケージ１１の他にフラツトパツケージ１１の
端子８７に接続する外部端子６Ａ、基板１０に接
続する外部端子４Ａと外部端子EAを外部端子を
代表させて図示してあるが、点線のように混成回
路をDIPにより樹脂封止した場合にフラツトパツ
ケージ１１の端子に接続する外部端子と基板１０
に接続する外部端子をいずれも樹脂の厚みが厚く
なつているパツケージのほぼ中央の同じ高さから
引き出すことができる。このことは外部端子の強
度を向上させると共に外観的にも商品価値を向上
させる。

第７図と第８図は本考案の混成回路の他の実施
例を示す説明図である。混成回路は第１図のバツ
フアードデイレーラインを例にとり説明する。第
７図には遅延線を構成してある基板１７、集積回
路のフラツトパツケージ１１が夫々平面的に示し
てある。白丸は外部端子の存在し得る平面の位置
を表しており、リードフレームの規格により定ま
つている。最初の実施例と同じ符号の外部端子の
位置は客先の仕様又は設計時の規格によつて定ま
つている。

基板１７は基板１０と同じように側辺の溝と主
要な溝の周りの導体パターンだけを表してある。
溝１０１には外部端子VcA、溝９７には外部端
子１Ａ、溝９５には外部端子EAが夫々固着され
て図示されていない導体パターンにより遅延線の
回路に接続する。溝９０、溝１００、溝９９には
夫々外部端子２Ａ、外部端子４Ａ、外部端子６Ａ
が固着される。外部端子２Ａ、外部端子４Ａ、外
部端子６Ａは導体パターン１８、導体パターン１
９、導体パターン２０により夫々溝９３、溝９
４、溝９８に電気的に接続する。フラツトパツケ
ージ１１は最初の実施例に用いたものと全く同じ
構成であるが、６個のTTL素子の符号の付け方
を変えて外部端子の仕様を満たすようにしてあ
る。８１から８８はフラツトパツケージ１１の端
子であり、黒丸のある端子は符号を付けていない
端子も含めて上側に折り曲げられて基板１７の下
側からその対応する溝に嵌め込まれる。素子Ｇ
３、素子Ｇ５の出力側の端子８５、端子８７はフ
ラツトパツケージ１１の側辺で夫々外部端子３
Ａ、外部端子５Ａに接続される。そして素子Ｇ２
の出力側の端子８３は溝９３に嵌め込まれ、導体
パターン１８を経て外部端子２Ａに接続される。
素子Ｇ２の入力側の端子８１と溝９１の間はリー
ドフレームを用いて平たい金属片により形成され
たジヤンパーリードＪ３により接続されており、
図示されていない導体パターンによつて遅延線の
回路に接続される。素子Ｇ４の入力側の端子８２
と溝９２間も同じようにしてジヤンパーリードＪ
４により接続されている。又素子Ｇ１の出力側の
端子８６は溝９６にジヤンパーリードＪ５により
接続される。

第８図は基板１７をフラツトパツケージ１１上
に載置した状態を平面的に表している。一点鎖線
でフラツトパツケージ１１の位置、点線でジヤン
パーリードＪ３、ジヤンパーリードＪ４、ジヤン
パーリードＪ５を夫々表してある。外部端子、ジ
ヤンパーリード、フラツトパツケージ１１の端子
の夫々の形状は第４図、第５図と同じである。

以上述べたように本考案の混成回路は集積回路
と遅延線の構成されている基板の接続位置を基板
の側辺でジヤンパーリードを用いて自在に変え得
る。従つてフラツトパツケージの端子の間隔と外
部端子の間隔が夫々規格により異つた値に定まつ
ていたり、フラツトパツケージの端子の役割を変
更することのできにくい不便さが集積回路に在存
してもその接続位置を変えて比較的自由に外部端
子の位置を設定することができる。実施例におい
ても共通のフラツトパツケージを用いて、変更の
容易な基板の側辺の導体パターンをわずかに変え
るだけで２種類の外部端子の導出方法が可能であ
ることを説明した。無論基板の変更も従来に比較
して少くなる。ジヤンパーリードはリードフレー
ムを用いて形成すれば、製造時の生産性が高くか
つ接続の信頼性を外部端子と同じように向上させ
ることができる。

なお、集積回路と基板の回路の接続は実施例の
ように基板の側辺の溝にフラツトパツケージの端
子やジヤンパーリードを嵌め込んで固着すると作
業性が良いが、基板の側辺に孔を設けて端子やジ
ヤンパーリードの先端を挿入して接続したり、さ
らに外部端子をその孔に挿入して固着することも
できる。

かくして本考案の混成回路は基板とフラツトパ
ツケージに夫々広い汎用性を持たせることができ
るし、相互の接続も簡単であるから小型で安価に
なり、実用性が高い。

【図面の簡単な説明】

第１図は本考案の混成回路に用いられるバツフ
アードデイレーラインの回路図、第２図、第３
図、第６図は本考案の混成回路の実施例を示す説
明図、第４図と第５図は本考案の混成回路の部分
斜視図、第７図、第８図は本考案の混成回路の他
の実施例を示す説明図である。 １：入力端子、２，３，４，５，６：出力端
子、１０，１７：基板、１１：フラツトパツケー
ジ、１２，１３，１８，１９，２０：導体パター
ン、１４：底面、１５，１６：水平部分、１Ａ〜
６Ａ：外部端子、Ｇ１〜Ｇ６：TTL素子、Ｊ１
〜Ｊ５：ジヤンパーリード。

Claims (1)

【実用新案登録請求の範囲】
1. コイルとコンデンサを配置して構成された遅延
   線の基板が集積回路のフラツトパツケージ上に載
   置してあり、集積回路と基板の回路の接続が該基
   板の側辺でフラツトパツケージの端子を介して行
   われており、該基板と該フラツトパツケージを挟
   んで２列に外部端子を露呈させた状態で全体を樹
   脂封止してある混成回路において、フラツトパツ
   ケージの少くとも１つの端子は該フラツトパツケ
   ージの底面に沿つて延在し、垂直に引き出される
   平たい金属片からなるジヤンパーリードを経て基
   板の側辺に接続されていることを特徴とする混成
   回路。