JPH01300352A - ダンプ領域指示制御方式 - Google Patents

ダンプ領域指示制御方式

Info

Publication number
JPH01300352A
JPH01300352A JP63131923A JP13192388A JPH01300352A JP H01300352 A JPH01300352 A JP H01300352A JP 63131923 A JP63131923 A JP 63131923A JP 13192388 A JP13192388 A JP 13192388A JP H01300352 A JPH01300352 A JP H01300352A
Authority
JP
Japan
Prior art keywords
instruction
instruction bit
bit
address
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63131923A
Other languages
English (en)
Inventor
Takashi Hishida
菱田 隆志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63131923A priority Critical patent/JPH01300352A/ja
Publication of JPH01300352A publication Critical patent/JPH01300352A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (概 要〕 計算機において、異常原因調査等の資料を採取する場合
に、ダンプを要する領域を指示するための制御方式に関
し、 ダンプする領域を容易に限定することを可能にする指示
情報を設けるダンプ領域指示制御方式を目的とし、 複数の実行モードを有し、指定の該実行モードを設定し
て実行するプログラムによって主記憶にアクセスする計
算機において、該主記憶の所定領域ごとに対応する指示
ビットを記憶する手段、所定の該実行モードに設定され
ている場合に、該プログラムがアクセスする該主記憶の
所定領域について、該アクセスごとに該指示ビットを所
定値にセントする手段、及び、該指示ビットを操作する
命令手段を設けるように構成する。
〔産業上の利用分野〕
本発明は、計算機において、異常原因調査等の資料に記
憶内容を採取する場合の、ダンプを要する領域を指示す
るための制御方式に関する。
〔従来の技術と発明が解決しようとする課題〕公知のよ
うに、計算機のソフトウェアシステムの動作が異常にな
った場合に、そのような異常状態の原因を探索するため
の有力な手順は、先ずそのとき残っている記憶空間の情
報から、異常な内容を摘出することであり、そのための
資料の一つとして、仮想記憶方式の計算機において、そ
のとき実行していたプログラムの仮想記憶空間の記憶内
容がある。
従って、異常状態になると主記憶上の実ページの内容及
び外部記憶装置にページアウトされている論理ページの
内容を読み出して、所要の磁気テープ記憶装置等に格納
するいわゆるダンプによって必要な情報を保存した後、
システムの回復処置がとられる。
このようにしてダンプされる情報のデータ量は、近年の
仮想記憶空間の拡大に伴って増加し、データ量に従って
ダンプ処理時間は大幅に増大するようになり、その間は
システムの回復処理を開始することができず、システム
再開の遅延が益々増大するので、ダンプするデータ量を
削減できれば望ましい。
こ\で、システムが異常状態になるのは、システム全般
に関わる制御情報が何等かの要因で異常な内容に破壊さ
れたことによると考えられるが、公知のように、そのよ
うな事態の発生を避けるために実行モードを設けて、例
えばプロプレムモードと呼ばれる利用者プログラムを動
作する実行モードでは、その利用者プログラムに定めた
キー値に一致する記憶キーを持つ主記憶領域しか書き替
えができないように制御され、他方システムの管理制御
機能を実行する制御プログラム等は、例えばスーパバイ
ザモードと呼ばれる実行モードで実行し、スーパバイザ
モードではあらゆる主記憶領域に書込みアクセスを許す
ように制御する。
従って、制御情報を破壊することのできるのは、スーパ
バイザモードで実行されるプログラムであるので、前記
ダンプの対象もスーパバイザモードで実行されるプログ
ラムがアクセスした主記憶領域およびそれがページアウ
トされている論理ページに限定してよく、そのように限
定すればダンプするデータ量を削減できる可能性がある
。しかし、そのように特定のモードのプログラムがアク
セスした領域を後刻簡単に識別することのできる情報は
残されていないので、前記のようなダンプ領域の限定は
できなかった。
本発明は、ダンプする領域を容易に限定することを可能
にする指示情報を設けるダンプ領域指示制御方式を目的
とする。
〔課題を解決するための手段〕
第1図は、本発明の構成を示すブロック図である。
図は計算機の一部の構成を示し、1は命令を解釈し、制
御系命令の実行等を処理する命令制御部、2は実行モー
ド情報その他を保持する状態レジスタ、3は命令オペラ
ンドの実効アドレスを生成するアドレス制御′11部、
4.5は指示ビット操作命令、6は主記憶の各実ページ
に対応する指示ビットからなる指示ビットメモリ、7は
状態レジスタ2の実行モード、指示ビット設定命令4及
び指示ビット続出し命令5の制御により、指示ビットメ
モリ6のアドレス制御部3で発生されるアドレスに該当
する指示ビットの書込み、読出しを制御する指示ビット
制御部である。
〔作 用〕
計算機は複数の実行モードを有し、プログラムを実行す
る場合には、指定の実行モードを状態レジスタ2に設定
して実行する。
計算機には、主記憶を構成する各実ページごとに対応す
る各指示ビットからなる指示ビットメモリ6を設ける。
指示ビット制御部7は、状態レジスタ2が所定の実行モ
ードに設定されている場合には、プログラムがアクセス
する主記憶のアドレスをアドレス制御部3から受は取り
、指示ビットメモリ6上のそのアドレスに対応する指示
ビットを所定値(例えば“1”)にセットする。
又、指示ビット操作命令4.5等の指令信号を受は取っ
た場合には、アドレス制御部3から受は取るアドレスに
対応する指示ビットの設定、読出し等の指示ビット操作
を実行する。
以上の制御方式により、指示ビットメモリ6には、各ペ
ージに所定の実行モードのプログラムがアクセスしたか
否かを識別できる情報が記録され、それを読み取ること
ができるので、これをダンプ領域を限定する情報として
容易に利用することができる。
〔実施例〕
計算機は複数の実行モード、例えばプロプレムモードと
スーパバイザモードを有し、プログラムを実行する場合
には、状態レジスタ2の実行モードビット8を例えばプ
ロプレムモードのとき“1”、スーパバイザモードのと
き“0”に設定して実行する。
本発明により計算機には、主記憶を構成する各実ページ
ごとに対応する各指示ビットからなる指示ビットメモリ
6を設ける。こ\で実ページは、主記憶の全領域を例え
ば4キロバイトの連続領域ごとに分割した領域とし、仮
想記憶空間に主記憶領域を割り当てる場合の管理単位で
ある。
指示ビット制御部7は、指示ビットメモリ6の指示ビッ
トの設定を制御するために設けられ、状態レジスタ2の
実行モードビット8が“0”、即ちスーパバイザモード
に設定されている場合には、プログラムがアクセスする
主記憶のアドレスをアドレス制御部3から受は取り、指
示ビットメモリ6上のそのアドレスに対応する指示ビッ
トを所定値(例えば“1″)にセットする。
なお、アドレス制御部3は命令制御部1で解釈された命
令のオペランドの実行アドレスを生成し、それが仮想記
憶空間の論理アドレスの場合には、公知のアドレス変換
制御により主記憶にアクセスするための実アドレスを生
成する。
又指示ビット制御部7は指示ピッ)8作命令例えば指示
ビット設定命令4から指令信号を受は取った場合には、
指示ビットメモリ6上のアドレス制御部3から受は取る
アドレスに対応する指示ビットを例えば“0”に設定し
、指示ビット読出し命令5から指令信号を受は取った場
合には、指示ビットメモリ6上のアドレス制御部3から
受は取るアドレスに対応する指示ビットを読み出してそ
の値を返す。
指示ビット設定命令及び指示ビット読出し命令は、指示
ビ・メトを利用するために新設する命令であって、例え
ば指示ビット設定命令はオペランドに実ページのアドレ
スを指定することにより、該当実ページの指示ビットを
“O″に設定させる。又、指示ビット読出し命令は、第
2オペランドにアドレスを指定する実ページの指示ビッ
トの値を、第1オペランドに指定する汎用レジスタにセ
ットする。
第2図は以上の機能を利用するための処理の流れ図であ
り、この機能を利用するページ管理プログラムは、仮想
空間創成時に空間ごとのページアウト管理簿を設け、全
ビットを“0”に初期設定しておく。各ページアウト管
理簿は論理ページごと1ビツトの指示ビットを配列した
構成とする。
ページ管理プログラムは第2図(a)に示すように、仮
想記憶空間のページに実ページを始めて割り当てたとき
は、処理ステップ10で実ページの割り当て処理を通常
のように処理すると、処理ステップ11で割り当てた実
ページを指定する指示ビット設定命令を実行して、該当
の指示ビットを“0”にしておく。
次に主記憶にある論理ページを外部記憶装置に退避する
ページアウトを行う場合には、第2図(b)の処理ステ
ップ12で通常のようにページアウト処理を行い、割り
当ててあった実ページを空きにすると、処理ステップ1
3でその実ページを指定した指示ビット続出し命令を実
行して、指示ビットの値を知り、処理ステップ14でそ
の指示ビット植をページアウト管理簿の該当論理ページ
のビットとの論理和を設定して保存する。
又、外部記憶装置にページアウトした論理ぺ一ジを実ペ
ージにページインする場合には、第2図(C1の処理ス
テップ15で通常のようにページイン処理を行うと、処
理ステップ16でページインした実ページを指定して指
示ビット設定命令を実行して、指示ビットを設定してお
く。
以上のようにして、稼動しているシステムが異常状態に
なって前記のようにメモリのダンプを行う場合に、ダン
プルーチンは第2図(d)に示すように、処理ステップ
17で先ず主記憶の実ページの内容をダンプするものと
し、その場合には指示ビットメモリ6の各実ページに対
応する指示ビットが“1”の場合のみその実ページを適
当なダンプ先記憶装置に書き出す。
次に処理ステップ18では、各仮想記憶空間のページア
ウト管理簿を調べ、指示ビットが“1″になっている論
理ページのみを外部記憶装置から読み出してダンプ先記
憶装置に転送する。
以上により、ダンプするページはスーパバイザモードで
実行したプログラムがアクセスしたページのみに限定さ
れ、通常はプロプレムモードのプログラムの空間の大部
分のページはダンプの対象外となり、ダンプ時間を大幅
に削減することが可能になる。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、計算機
において、異常原因調査等の資料を採取する場合に、ダ
ンプする領域を容易に限定することが可能になるので、
異常状態の回復処理を早めてシステムの稼動率を向上す
るという著しい工業的効果がある。
【図面の簡単な説明】
第1図は本発明の構成を示すブロック図、第2図は本発
明の処理の流れ図 である。 図において、 1は命令制御部、    2は状態レジスタ、3はアド
レス制御部、 4は指示ビット設定命令、5は指示ビッ
ト読出し命令、 6は指示ビットメモリ、7は指示ビット制御部、10〜
18は処理ステップ を示す。 代理人 弁理士  井桁 貞−1 イ 本発明の構成を示すブロック図 第1図 (ハ) 本発明の処理の流れ図 第2図

Claims (1)

  1. 【特許請求の範囲】 複数の実行モードを有し、指定の該実行モードを設定し
    て(2)実行するプログラムによって主記憶にアクセス
    する計算機において、 該主記憶の所定領域ごとに対応する指示ビットを記憶す
    る手段(6)、 所定の該実行モードに設定されている場合に、該プログ
    ラムがアクセスする該主記憶の所定領域について、該ア
    クセスごとに該指示ビットを所定値にセットする手段(
    3、7)、 及び、該指示ビットを操作する命令手段(4、5)を設
    けることを特徴とするダンプ領域指示制御方式。
JP63131923A 1988-05-30 1988-05-30 ダンプ領域指示制御方式 Pending JPH01300352A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63131923A JPH01300352A (ja) 1988-05-30 1988-05-30 ダンプ領域指示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63131923A JPH01300352A (ja) 1988-05-30 1988-05-30 ダンプ領域指示制御方式

Publications (1)

Publication Number Publication Date
JPH01300352A true JPH01300352A (ja) 1989-12-04

Family

ID=15069360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63131923A Pending JPH01300352A (ja) 1988-05-30 1988-05-30 ダンプ領域指示制御方式

Country Status (1)

Country Link
JP (1) JPH01300352A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195565A (ja) * 1990-11-28 1992-07-15 Nec Corp ダンプ出力方式
US20080209188A1 (en) * 2007-02-22 2008-08-28 Samsung Electronics Co. Ltd. Processor and method of performing speculative load operations of the processor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59133654A (ja) * 1983-01-19 1984-08-01 Meidensha Electric Mfg Co Ltd プログラムデバツグ装置
JPS6265146A (ja) * 1985-09-13 1987-03-24 Nec Corp 情報処理システムのダンプ方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59133654A (ja) * 1983-01-19 1984-08-01 Meidensha Electric Mfg Co Ltd プログラムデバツグ装置
JPS6265146A (ja) * 1985-09-13 1987-03-24 Nec Corp 情報処理システムのダンプ方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195565A (ja) * 1990-11-28 1992-07-15 Nec Corp ダンプ出力方式
US20080209188A1 (en) * 2007-02-22 2008-08-28 Samsung Electronics Co. Ltd. Processor and method of performing speculative load operations of the processor
US8443174B2 (en) * 2007-02-22 2013-05-14 Samsung Electronics Co., Ltd. Processor and method of performing speculative load operations of the processor

Similar Documents

Publication Publication Date Title
KR100413915B1 (ko) 마이크로프로세서에기초한컴퓨터시스템과,그구동방법및그를위한백업시스템
JPH02148235A (ja) データ退避方式
JPH09330253A (ja) メモリダンプ方法及びそれを適用したメモリダンプシステム
JP3022011B2 (ja) データバックアップシステム
JP2990609B2 (ja) 計算機システム
JPS6331809B2 (ja)
JPS595496A (ja) メモリプロテクト方式
JPS6212555B2 (ja)
JPH10312693A (ja) 記憶装置
JPH04241644A (ja) ジャーナル採取処理装置
JP2718676B2 (ja) 仮想記憶ダンプ処理方法
JP2605476B2 (ja) ダンプ採取処理方法
JP3092663B2 (ja) 主記憶スワッピング方式
JPH1078884A (ja) 仮想記憶を利用したデータ復旧方法
JPH02165354A (ja) 補助記憶装置
JPH02109147A (ja) メモリダンプ収集方式
JPH06324919A (ja) 性能評価方法
JPS59153247A (ja) デバツグ装置
JPS63257847A (ja) フアイル管理方式
JPH10133948A (ja) キャッシュメモリ装置
JP2000057049A (ja) フラッシュメモリ・ファイルシステム
JPS63310040A (ja) デ−タ採取方式
JPH05257761A (ja) ダンプ出力制御方式
JPS5972548A (ja) 回線ログのロギング方式
JPH04181367A (ja) データ処理装置