JPH01302890A - プリント配線板の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明はプリント配線板の製造方法に係り、特にＩＣ素
子（ＩＣチップ）などのチップ素子を表面に配設実装す
るためのプリント配線板の製造方法に関する。

（従来の技術） 電子機器類の小形化を目的にＩＣチップ、薄膜抵抗など
のチップ素子をプリント配線板の表面に配設、実装し、
小形化を計った高密度実装回路部品が知られている。と
ころでこの種高密度実装回路部品は所定の配線パターン
、チップ素子を配設するチップパッド、電子部品などの
端子リードを挿着する小径孔など備えるとともに前記チ
ップパッド形成面の反対側の面には、露出している前記
小径孔間の半田ブリッジ発生を防止するソルダレジスト
層を被覆した構成を採っている。つまり実装の高密度化
に伴い上記小径孔も１．５〜２．０１程度のピッチで穿
設されているため小径孔間で半田ブリッジを発生する恐
れがあるためソルダレジスト処理を行なっている。第３
図及び第４図は上記プリント配線板の状態を示したもの
で第３図は表面を、また第４図は裏面を示したもので１
は絶縁基板、２はチップパッド、３ａは前記チップパッ
ド２領域外に穿設された小径孔、３ｂはチップパッド領
域に穿設された小径孔、４．４′はソルダレシスト層で
ある。

（発明が解決しようとする課題） しかしながら上記構成のプリント配線板については次の
ような不都合がある。即ちチップパッド形成面と反対側
の面にソルダレジストを塗布しソルダレジスト層３を形
成する際、前記小径孔３ａ、３ｂを介し他面側ヘソルダ
レジスト４′が滲み出す。しかしてチップパッド２面に
ソルダレジスト４′が被着しているとチップ素子の半田
づけが難しく信頼性の上で往々トラブルが起る。このた
め実用段階ではチップパッド２面に被着しているソルダ
レジスト４′を適宜削りとり清浄化しなければならない
と言う繁雑な作業を必要とする。

［発明の構成］ （課題を解決するための手段） 本発明者は上記事情に対処して検討を進めた結果、前記
小径孔とその周辺の小径孔とのピッチが１．５〜２．０
＋ａ＋＋＋以上の場合には前記チップパッド領域に挿通
ずる小径孔周縁に選択的にソルダレジスト層がなくとも
半田ブリッジを起生じないことを確認した。

本発明は上記事実に着目したもので前記プリント配線板
に対するソルダレジスト層の被管形成において前記チッ
プパッドが形設された面と反対側の面でチップパッド領
域に連通した小径孔の開口周縁には選択的にソルダレジ
ストを塗着しないようにしたことを特徴とする。

（作用） 本発明によればチップパッド領域に穿設された小径孔の
周縁にはソルダレジストが滲み出しチップパッド面に被
着することもなくなる。従ってチップパッドにチップ素
子を半田づけし配設する際も、前記チップパッド面に対
するソルダレジストの削りとり除去などの作業が不要と
なったチップ素子配設が容易となったプリント配線板を
常時前られる。

（実施例） 以下第１図および第２図を参照して本発明の詳細な説明
する。

先ず銅張り積層板を用意し、その積層板の銅箔上にフォ
トレジストを用いマスキングを行って、エツチング処理
して配線パターンおよびチップ素子を配設するためのチ
ップパッドを形成した。かくして得た配線板に対して穴
明は加工を施しピッチ間隔１’　、、　５’ｍ　１１以
上の小径孔を前記チップパッド領域およびその周辺に穿
設した。次いで上記配線板のチップパッド形成面に対し
て反対側の面にソルダレジストをシルクスクリーン法で
塗布した。このソルダレジストの塗布において前記チッ
プパッド領域に穿設連通する小径孔の周縁にはマスキン
グを行いソルダレジストが塗着しないようにした。

第１図はこの段階における配線板のチップパッド形成面
側の状態を示し、また第２図はチップパッド形成面と反
対側の面の状態を示す。図において第３図および第４図
と同一部分は同一符号を付してあり、本発明方法におい
ては小径孔３ｂの周縁部にはソルダレジストを選択的に
塗布していない点が従来の場合との相違点である。上記
の如くソルダレジストを塗布した後、適宜乾燥処理を施
してソルダレジスト層を形成することにより、高密度実
装において繁雑な作業を要せずにチップ素子を確実に半
田づけ配設しうるプリント配線板が得られる。

［発明の効果］ 上記実施例から明らかのように本発明方法によればチッ
プパッドにソルダレジストの滲み出し被着を起生じない
プリント配線板が容易に得られる。従って高密度実装回
路の組立て、構成に当たっても素子チップの半田付は作
業も短縮乃至簡略化でき名と言う大きな利点がある。し
かも各小径孔間におけるはんだブリッジの起生もないた
め、前記チップ素子の配設の確実さなどと相俟って信頼
性の高い高密度実装回路として機能し得ることになる。

【図面の簡単な説明】

第１図は本発明方法によって製造されたプリント配線板
の外観状態を示す表面図、第２図は同じく裏面図、第３
図は従来の製造方法によって製造されたプリント配線板
の外観状態を示す表面図、第４図は同じく裏面図である
。 １・・・・・・・・・絶縁基板 ２・・・・・・・・・チップパッド ３・・・・・・・・・小径孔

Claims (1)

【特許請求の範囲】
1. 所定の配線パターン、チップ素子を配設するチップパッ
   ドおよび両主面間を挿通する複数の小径孔を有するプリ
   ント配線板の前記チップパッドが存在する面と反対側の
   面に、前記小径孔間の半田ブリッジ防止用ソルダレジス
   トの塗布層を形成するプリント配線板の製造方法におい
   て、前記チップパッド領域にある小径孔に対応する開口
   部領域を除いて前記ソルダレジストの塗布層を形成する
   ことを特徴とするプリント配線板の製造方法。