JPH01304536A - 制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロ・プログラムによって計算機の制
御を行う機能を有する制御装置に係るものである。

（従来の技術〕 マイクロ・プログラムによって計算機の制御を行う、従
来のこの種の制御装置の主要部の概要を第３図および第
４図に示す。

第３図は制御装置の主要部のブロック図であり、この図
において、１は命令レジスタ、２は前記命令レジスタ１
からの信号、３はコード変換器、４は前記コード変換器
３で変換されたマイクロ・プログラムの開始アドレスを
含む信号、５はマルチ・プレクサ、６はマイクロ・プロ
グラムの格納されているマイクロ・ＲＯＭ、７は前記マ
イクロ・ＲＯＭ６で実行すべきマイクロ・プログラムの
アドレス、８はアドレス・デコーダ、９は前記マイクロ
・ＲＯＭ６の積項線、１０は前記マイクロ・ＲＯＭ６か
らの制御信号、１１は前記マイクロ・ＲＯＭ６から出力
された、次のステップで実行するマイクロ・プログラム
のアドレス、１２．１３は制御信号で、制御信号１２は
命令レジスタ１から次の命令を読み出すためのもの、制
御信号１３はマルチ・プレクサ５でマイクロ・プログラ
ムの開始アドレスを含む信号４を選択するか、マイクロ
・ＲＯＭ６から出力された次のステップのマイクロ・プ
ログラムのアドレス１１を選択するかを制御するための
ものである。

第４図は、第３図に示したアドレス・デコーダ８の一部
の論理図である。この図において、第３図と同一符号は
同一のものを示し、８ｎはアドレスがｎである積項線の
アドレス・デコーダ、８ｎ＋１はアドレスがｎ＋１であ
る積項線のアドレス・デコーダ、９ｎはアドレスがｎの
積項線、９ｎ＋１はアドレスがｎ＋１の積項線、１４ｎ
は前記アドレス・デコーダ８ｎでデコードされた信号、
１４ｎ＋１は前記アドレス・デコーダ８ｎ＋１でデコー
ドされた信号、１５ｎはアドレスがｎである前記積項線
９ｎのドライバ用インバータ、１５ｎ＋１はアドレスが
ｎ＋１である前記積項線９ｎ十１のドライバ用インバー
タである。

次に第３図、第４図を用いてマイクロ・プログラムによ
って計算機の制御を行う場合の動作についての説明を行
う。

まず、機械語命令が取り込まれている命令レジスタ１か
ら制御信号１２によって信号２が機械語命令として出力
され、コード変換器３によってマイクロ・プログラムの
開始アドレスを含む信号４に変換された後、マルチ・プ
レクサ５を経て、実行すべきマイクロ・プログラムのア
ドレス７として、マイクロ・プログラムのアドレス・デ
コーダ８に渡される。このアドレス・デコーダ８内では
、第４図に示すように、デコードされた信号１４ｎがド
ライバ用インバータ１５ｎによって積項線９ｎをアクテ
ィブにする。これによりマイクロ・プログラムが格納さ
れているマイクロ・ＲＯＭ６からは、アドレスｎに対応
した所定の制御信号１０，１２．１３および次に実行す
べきマイクロ・プログラムのアドレス１１が出力される
。

また、同一の機械語命令のマイクロ・プログラムをシー
ケンシャルに実行する場合には、マイクロ・ＲＯＭ６か
らの制御信号１３によってマルチ・プレクサ５で、マイ
クロ・プログラムの開始アドレスを含む信号４の代りに
、マイクロ・ＲＯＭ６から出力された次のステップのマ
イクロ・プログラムのアドレス１１が選択され、次に実
行すべきマイクロ・プログラムのアドレスとしてアドレ
ス・デコーダ８に渡される。そして前ステップと同様に
積項線９ｎ＋１がアクティブになり、マイクロ・ＲＯＭ
６からアドレスｎ＋１に対応した所定の制御信号１０と
次に実行すべきマイクロ・プログラムのアドレス１１が
出力される。以後、次々とマイクロ・プログラムが実行
される。

また、次の機械語命令を実行する場合においては、制御
信号１２によって新しい機械語命令が命令レジスタ１か
ら出力され、コード変換器３を経てマイクロ・プログラ
ムの開始アドレスを含む信号４に変換され、制御信号１
３によってマルチ・プレクサ５で選択された後、実行す
べきマイクロ・プログラムのアドレス７としてマイクロ
・プログラムのアドレス・デコーダ８に渡される。

すなわち、この従来の構造では、積項線９ｎのマイクロ
プログラムの次に実行されるマイクロ・プログラムは、
マイクロ・ＲＯＭ６から出力されたアドレス１１がマル
チ・プレクサ５で選択され、得られた次に実行すべぎマ
イクロ・プログラムのアドレス７がさらにアドレス・デ
コーダ８によってデコードされ、積項線９ｎ＋１が選択
されて初めて次のマイクロ・プログラムが実行される。

また、次に実行すべきマイクロ・プログラムのアドレス
７を、第３図に示したように、マイクロ・ＲＯＭ６から
出力された次のステップのマイクロ・プログラムのアド
レス１１とマルチ・プレクサ５を用いるのではなく、他
の手段として、アドレス・カウンタによって指定する制
御回路も広く用いられている。しかし、この場合も上記
従来例と同様にシーケンシャルにマイクロ・プログラム
を実行する場合においては、マイクロ・ＲＯＭから出力
された制御信号でアドレス・カウンタから次のアドレス
値を選択し、第３図の従来例と同様にアドレス・デコー
ダによってアドレス信号をデコードし、特定の積項線が
選択されて初めて次のマイクロ・プログラムが実行され
る。

〔発明が解決しようとする課題〕

上記のような従来の制御装置は、シーケンシャルにマイ
クロ・プログラムを実行する場合においては、マイクロ
・ＲＯＭ６より出力されたアドレス１１を、マルチ・プ
レクサ５を通してからアドレス・デコーダ８に送出し、
アドレス・デコーダ８によって特定の積項線９を選択し
てアクティブにする必要があり、マイクロ・プログラム
の実行時間の増大を招いていた。

また、アドレス・カウンタによって次のアドレスを指定
する制御回路においても、マイクロ・ＲＯＭからの制御
信号により、アドレス・カウンタからのアドレス値を選
択した後、アドレス・デコーダによってデコードして積
項線を選択してアクティブにする必要があり、第３図に
示した従来例と同様にマイクロ・プログラムの実行時間
の増大を招いていた。

このように、従来のこの種の制御装置の制御回路は、シ
ーケンシャルにマイクロ・プログラムを実行する場合に
、何らかの手段で生成されたアドレス値をデコードして
からマイクロ・プログラムを実行するというステップを
ふむため、アドレス・デコードによるオーバヘッドが生
じ、高速にマイクロ・プログラムを実行することができ
ないという問題点があった。

この発明は、かかる課題を解決するためになされたもの
で、マイクロ・プログラムをシーケンシャルに実行する
場合に、アドレス・デコードによるオーバヘッドが生じ
ない制御装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る制御装置は、シーケンシャルにマイクロ
・プログラムを実行する際に、すでに積項線をアクティ
ブにした信号を次に実行しなければならないマイクロ・
プログラムが格納されているアドレスの積項線に供給す
る読み出し制御手段を備えたものである。

〔作用〕

この発明においては、シーケンシャルにマイクロ・プロ
グラムを実行する際に、逐次マイクロ・プログラムのア
ドレスをデコードすることなく、すでに積項線をアクテ
ィブにした信号によって、次に実行すべきマイクロ・プ
ログラムが格納されているアドレスの積項線が直接アク
ティブにされる。

〔実施例］ 以下、この発明のマイクロ・プログラム制御装置の一実
施例を、第１図、第２図を参照して詳細に説明する。

第１図はこの発明の制御装置の一実施例のブロック図で
ある。この図において、第３図と同一符号は同一のもの
を示し、１６．１７は制御信号で、制御信号１６は現在
アクティブになっている積項線の次のアドレスの積項線
を直接アクティブにするためのもの、制御信号１７はマ
イクロ・プログラムの開始アドレス値によって積項線を
アクティブにするためのものである。

また、第２図は、第１図に示したアドレス・デコーダ８
の一部の論理図である。この図において、第１図、第４
図と同一符号は同一のものを示し、１８ｎ、　　１８ｎ
＋１は前記制御信号１７によって制御されるゲートで、
ゲート１８ｎはアドレス・デコーダ８ｎでデコードされ
た信号１４ｎを積項線９ｎに伝えるためのもの、ゲート
１８ｎ＋１はアドレス・デコーダ８ｎ＋１でデコードさ
れた信号１４ｎ＋１を積項線９ｎ＋１に伝えるためのも
のである。１９ｎはアドレスがｎである前記ドライバ用
インバータ１５ｎの人力信号、１９ｎ＋１はアドレスが
ｎ＋１である前記ドライバ用インバータ１５ｎ＋１の人
力信号、２０はアドレスがｎである積項線９ｎをアクテ
ィブにした信号を保持するためのラッチ、２１は前記制
御信号１６により制御されるゲートで、ラッチ２０の内
容をアドレスがｎ＋１の積項線９ｎ＋１に伝えるための
もの、２２はアドレスがｎの前記積項線９ｎの状態を前
記ラッチ２０に取り込ませるためのクロック信号、２３
はアドレスがｎ−１の積項線（図示せず）の状態をアド
レスがｎの前記積項線９ｎに伝えるための入力、２４ｎ
、２４ｎ＋ｘはそれぞれ前記ドライバ用インバータ１５
ｎ、１５ｎ＋１とともにラッチを形成するＰチャネルト
ランジスタで、人力信号１９ｎ、１９ｎ＋１がハイ・イ
ンピーダンスになって不定にならないよ゛うにするため
のものである。

なお、ゲート１８ｎ、１８ｎ＋１．ラッチ２０およびゲ
ート２１から読み出し制御手段が構成されている。

次に、第１図、第２図を用いてマイクロ・プログラムに
よって計算機の制御を行う場合の動作についての説明を
行う。

まず、機械語命令が取り込まれている命令レジスタ１か
ら制御信号１２によって出力された信号２は、コード変
換器３によってマイクロ・プログラムの開始アドレスを
含む信号４に変換され、マイクロ・プログラムのアドレ
ス・デコーダ８に渡される。このアドレス・デコーダ８
内では、第２図に示すように、デコードされた信号１４
ｎが制御信号１７とゲート１８ｎにより選択されて、積
項線９ｎのドライバ用インバータ１５ｎの人力信号１９
ｎとされ、この人力信号１９ｎが積項線９ｎをアクティ
ブにする。これにより、マイクロ・ＲＯＭ６から制御信
号１０，１６．１７が出力される。また、アクティブに
なった積項線９ｎの状態はクロック信号２２によってラ
ッチ２０に取り込まれる。

いま、次に実行されるマイクロ・プログラムが新たな命
令である場合は、新たに命令レジスタ１からの信号２が
デコードされ、上記動作と同様なシーケンスをたどる必
要があるが、マイクロ・プログラムがシーケンシャルに
実行される場合には、マイクロ・プログラムのアドレス
ｎの次のアドレスｎ＋１をアクティブにすればよい。

この発明では、マイクロ・プログラムをシーケンシャル
に実行する場合、制御信号１２によって新たな命令の読
み込みを禁止するとともに、制御信号１７によってアド
レス・デコーダ８ｎから積項線９ｎへの出力を禁止し、
代りに制御信号１６によって、前回のマイクロ・プログ
ラムのアドレスｎの積項線９ｎをすでにアクティブにし
た信号を保持しているラッチ２０の出力から直接アドレ
スｎ＋１の積項線９ｎをアクティブにする構成としてい
る。

したがって、になっているマイクロ・ＲＯＭ６の積項線
９ｎをアクティブにした信号をラッチ２ｏに読み込んで
おき、次に実行しなければならないアドレスのマイクロ
・プログラムを格納しているマイクロ・ＲＯＭ５の積項
線９ｎ＋１を直接ラッチ２０の内容によってアクティブ
にするようにしたことにより、逐次マイクロ・プログラ
ムのアドレスをデコードする必要がなくなり、アドレス
のデコードによるオーバヘッドが生じない。

また、マイクロ・プログラムで次のマイクロ・プログラ
ムのアドレスを生成させる必要もなく、マイクロ・ＲＯ
Ｍ６で生成する制御信号も少なくて済むうえ、マイクロ
・プログラムのためのアドレス・カウンタを設ける必要
もなくなる。

〔発明の効果） この発明は以上説明したとおり、シーケンシャルにマイ
クロ・プログラムを実行する際に、すでに積項線をアク
ティブにした信号を次に実行しなければならないマイク
ロ・プログラムが格納されているアドレスの積項線に供
給する読み出し制御手段を備えたので、マイクロ・プロ
グラムをシーケンシャルに実行する場合に、逐次マイク
ロ・プログラムのアドレスをデコードする必要がなくな
り、アドレスのデコードによるオーバヘッドが生じない
という効果がある。

また、マイクロ・プログラムで次のマイクロ・プログラ
ムのアドレスを生成させる必要もなく、マイクロ・ＲＯ
Ｍで生成する制御信号も少なくなるうえ、マイクロ・プ
ログラムのためのアドレス・カウンタを設ける必要もな
くなる。さらに構造自体も比較的簡単で容易に実現する
ことが可能である。

【図面の簡単な説明】

第１図はこの発明の制御装置の一実施例のブロック図、
第２図は第１図に示したアドレス・デコーダの一部の論
理図、第３図は従来の制御回路のブロック図、第４図は
第３図に示したアドレス・デコーダの論理図である。 図において、１は命令レジスタ、２は信号、３はコード
変換器、４は開始アドレスを含む信号ス、６はマイクロ
・ＲＯＭ、８．８ｎ、８ｎ＋１はアドレス・デコーダ、
９．９ｎ、９ｎ＋ｔは積項線、１０，１２，１６．１７
は制御信号、１４ｎ、１４ｎ＋１は信号、１５ｎ、１５
ｎ＋１はドライバ用インバータ、１８ｎ、１８ｎ＋１．
２１はケート、１９ｎ、１９ｎ＋１は入力信号、２０は
ラッチ、２２はクロック信号、２３は人力、２４ｎ、２
４ｎ＋ｔはＰチャネルトランジスタである。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　　（外２名）第１図 第３図 手続補正書（自発） 覗窃−゛１年５月８　日 特許庁長官殿　　　　　　　　　　　　　　　　　之１
、事件の表示　　　特願昭６３−１３６１３７号２、発
明の名称　　制御装置 ３、補正をする者 事件との関係　特許出願人 代表者志岐守哉 ４、代理人 ５、補正の対争 明細書の発明の詳細な説明の欄 ６、Ｍ正の内容 明細書第１３頁２行の「したがって、になっている」を
、「したがって、アク子イブになっている」と補正する
。 以　　上

Claims (1)

【特許請求の範囲】
1. マイクロ・ＲＯＭ内に格納されているマイクロ・プログ
   ラムを、前記マイクロ・ＲＯＭに接続された積項線をア
   クティブにすることにより読み出して計算機の制御を行
   う機能を有する制御装置において、シーケンシャルにマ
   イクロ・プログラムを実行する際に、すでに積項線をア
   クティブにした信号を次に実行しなければならないマイ
   クロ・プログラムが格納されているアドレスの積項線に
   供給する読み出し制御手段を備えたことを特徴とする制
   御装置。