JPH01304566A - プロセッサ間通信制御方式 - Google Patents

プロセッサ間通信制御方式

Info

Publication number
JPH01304566A
JPH01304566A JP13593888A JP13593888A JPH01304566A JP H01304566 A JPH01304566 A JP H01304566A JP 13593888 A JP13593888 A JP 13593888A JP 13593888 A JP13593888 A JP 13593888A JP H01304566 A JPH01304566 A JP H01304566A
Authority
JP
Japan
Prior art keywords
communication
processors
processor
request
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13593888A
Other languages
English (en)
Other versions
JPH0685164B2 (ja
Inventor
Motokiyo Ikeno
池野 元清
Akihiko Nakamura
昭彦 中村
Takaharu Kobayashi
隆治 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
NEC Computertechno Ltd
Original Assignee
NEC Corp
NEC Solution Innovators Ltd
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Solution Innovators Ltd, NEC Computertechno Ltd filed Critical NEC Corp
Priority to JP63135938A priority Critical patent/JPH0685164B2/ja
Publication of JPH01304566A publication Critical patent/JPH01304566A/ja
Publication of JPH0685164B2 publication Critical patent/JPH0685164B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はプロセッサ間通信制御方式に関し、特に複数の
プロセッサ間でのデータの授受をシステム制御装置を介
して制御するプロセッサ間通信制御方式に関する。
藍土及韮 従来、複数のプロセッサが接続されるシステム制御装置
においては、複数のプロセッサに対するプロセッサ間通
信リクエスト(以下通信リクエストとする)を受付けた
ときに、この通信リクエストと同時に通信元プロセッサ
から送られてくる通信コマンドを参照し、その通信コマ
ンドによって指定されているプロセッサ(以下通信先プ
ロセンサとする)全てに通信リクエストと通信コマンド
とか送出されている。
この通信リクエストを受付けた通信先プロセッサでは、
実行中のジョブを中断して送られてきた通信コマンドを
受取り、その通信リクエストの処理を行うように構成さ
れている。
このような従来のプロセンサ間通信制御方式では・、複
数のプロセッサを通信先として指定する通信リクエスト
か送られてくると、通信先ブロセッサの状態に関係なく
、通信元プロセッサか通信コマンドで指定した全ての通
信先プロセッサに通信リクエストが送出されるようにな
っているので、通信先プロセッサが不要な通信リクエス
トを受信してシステム全体の性能を低下させると・いう
欠点がある。
発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、受信可能なプロセッサにのみプロセッサ
間通信リクエストを送出することかでき、他の処理実行
中のプロセッサに対する不要なプロセッサ間通信リクエ
ストの送出を抑えてシステム全体の性能を向上させるこ
とができるプロセッサ間通信制御方式の提供を目的とす
る。
発明の構成 本発明によるプロセッサ間通信制御方式は、複数のプロ
センサ間でのデータの授受を制御するプロセッサ間通信
制御方式であって、前記複数のプロセッサ各々における
前記データの受信可能状態を表示する受信状態表示手段
と、通信元のプロセンサからの通信コマンドの内容に応
じて、前記通信元のプロセンサが指定する全てのプロセ
ッサと、前記受信状態表示手段において受信可能と表示
された全てのプロセッサとのうち一方を選択する選択手
段とを有し、前記選択手段により選択されたプロセ/す
に前記通信元のプロセッサからのデータを送出するよう
にしたことを特徴とする。
尺践ヱ 次に、本発明の一実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る1図において、本発明の一実施例によるシステム制御
装置1は、入カポ−1へ制御口#110と、リクエスト
フラグ11と、通信コマンドレジスタ12と、通信マス
クレジスタ13と、プライオリティ判定回路14と、セ
レクタ15と、アンド回路16〜1つとにより構成され
ており、このシステム制御装置1には他系のシステム制
御装置2と自系のプロセッサ3〜6とが接続されている
入力ボート制御口FI@10は他系のシステム制御装置
2からのプロセッサ間通信リクエスト信号(以下通信リ
クエストとする)200または自系のプロセッサ3〜6
からの通信リクエスト信号201〜204を受付けると
、リクエストフラグ11に通信リクエスト通知信号10
0を出力し、またこれら通信リクエスト信号200〜2
04の競合を制御して有効なリクエストを選択する。
すなわち、入力ポート制御回路10は通信リクエストが
競合しない場合には、その通信リクエストが送出されて
きた通信元から通信リクエストと同時に送られてきた通
信コマンドを選択し、通信リクエストが競合する場合に
はそれら通信元の中の1つから通信リクエストと同時に
送られてきた通信コマンドを選択して通信コマンド信号
101として通信コマンドレジスタ12に送出する。
リクエストフラグ11は入力ボート制御回路10からの
通信リクエスト通知信号1oOによりリクエストを保持
し、通信コマンドレジスタ12は入力ポート制御回路1
0からの通信コマンド信号101により通信元の他系の
システム制御装置2または自系のプロセッサ3〜6がら
の通信コマンドを保持する。
通信マスクレジスタ13は自系のプロセッサ3〜6に夫
々対応するビットからなる4ヒツトのレジスタで、ソフ
トウェアによりセラl−およびリセットを行うことがで
き、プロセッサ3〜6が通信リクエストの受信可能状態
のときに対応するビットに°′1′°が設定され、プロ
セッサ3〜6が通信リフニスl〜の受信不能状態のとき
に対応するビットに“0′″が設定される。たとえば、
プロセッサ3〜6においてユーザジョブが実行されてい
る場合などには“0パが設定される。
プライオリティ判定回路14は通信マスクレジスタ13
からの通信マスク信号108によって示される自系のプ
ロセッサ3〜6の受信可能状態に応じて特定の通信先プ
ロセッサを判定する。
セレクタ15は通信コマンドレジスタ12がらのセレク
ト信号104〜10Gを入力し、このセレクト信号10
4〜106により通信コマンドレジスタ12からの通信
コマンド通信先プロセッサ指定信号(以下通信先指定信
号とする)107と、通信マスクレジスタ13からの通
信マスク信号108と、プライオリティ判定回路14か
らのプライオリティ判定回路出力信号109とのうち一
つを選択して通信先プロセッサを選択する。
アンド回路16〜1つは夫々リクエストフラグ11から
の通信リクエスト通知信号102とセレクタ15からの
プロセッサ指定信号110〜113とを入力し、これら
の信号の論理積演算を行う。
第2図は第1図のプライオリティ判定回路14における
入力と出力との関係を示す図である4図においては、通
信マスクレジスタ13からの通信マスク信号108がプ
ライオリティ判定回路14で左側のビットからスキャン
され、最初に゛′1パがセットされているビットのみ′
1′°にされて出力されることを示している。
すなわち、通信マスク信号108か“1 x x x 
”[×印は°′1″または“0′″のどちらでもよい]
であればプライオリティ判定回路出力信号109は“1
000 ”となり、通信マスク信号108が01 x 
x ”であればプライオリティ判定回路出力信号109
は”’0100”となり、通信マスク信号108が“0
OIX’″であればプライオリティ判定回路出力信号1
09は“OO10”となり、通信マスク信号108が°
’oooi″′であればプライオリティ判定回路出力信
号109は°“OOO1”となる。
したがって、プライオリティ判定回路14ではプロセッ
サ3〉プロセッサ4〉プロセlす5〉プロセッサ6の順
番に優先順位が設定されており、この優先順位にしたが
って通信マスクレジスタ13からの通信マスク信号10
8が判定される。
第3図は第1図のセレクタ15におけるセレクト信号と
出力との関係を示す図である。図においては、通信コマ
ンドレジスタ12からのセレクト信号104が“1″の
ときには通信コマンドレジスタ12からの通信先指定信
号107が、セレクト信号105か”1″のときには通
信マスクレジスタ13からの通信マスク信号108が、
セレクト信号106が1′″のときにはプライオリティ
判定回路14からのプライオリティ判定回路出力信号1
09が夫々セレクタ15で選択されることを示している
すなわち、セレクタ15では通信コマンドレジスタ12
からのセレクト信号104が“1″のときに通信元から
の通信コマンドにより指定される自系のプロセッサ3〜
6が選択され、セレクト信号105が1′°のときに自
系のプロセッサ3〜6のうち通信リクエストを受信可能
なプロセッサが選択され、セレクト信号106が°゛1
″のときに通信リクエストを受信可能なプロセッサのう
ちから1つが選択されることになる。
次に、本発明の一実施例において、たとえば自系のプロ
セッサ3から自系のプロセッサ4〜6への通信リクエス
トが発生した場合の動作について第1図〜第3図を用い
て説明する。
システム制御装置1の入力ボート制御回路1゜ではプロ
セッサ3からの通信リクエストを受付けると、リクエス
トフラグ11に通信リクエスト信号100を出力する。
また、このとき通信リクエストが競合していないとする
と、プロセッサ3がら通信リクエストと同時に送られて
きた通信コマンドが通信コマンド信号101 として通
信コマンドレジスタ12に送出される。
リクエストフラグ11には入力ボート制御回路10から
の通信リクエスト通知信号100により″“1“がセッ
トされる。リクエストフラグ11に“1″がセットされ
ると、リクエストフラグ11からの通信リクエスト通知
信号102として°“1パがアンド回路16〜19夫々
に出力される。
通信コマンドレジスタ12では入力ボート制御回路10
からの通信コマンド信号101によりプロセッサ3から
の通信コマンドを保持し、この通信コマンドを通信コマ
ンド信号103として各プロセッサ3〜6に送出する。
また、このときプロセッサ3がらの通信コマンドの内容
により、セレクタ15で通信マスク信号108が選択さ
れるように指示されているとすると、通信コマンドレジ
スタ12からはセレクト信号104 、106として“
0″′が出力され、セレクト信号105として“1″が
出力される。さらに、プロセッサ3によってプロセッサ
4〜6か指定されているので、通信先指定信号107と
して’0111”が出力される。
ここで、プロセッサ3は通信リクエストをシステム制御
装置1に送出しており、またプロセンサ5がユーザジョ
ブ実行中であったとすると、通信マスクレジスタ13に
は’otot”がセットされていることになる。
セレクタ15では通信コマンドレジスタ12がらのセレ
クト信号105が′1′″なので、通信マスクレジスタ
13からの通信マスク信号108が選択され、アンド回
路16.18へのプロセッサ指定信号110 、112
として゛Oパが出力され、アンド回路17.19へのプ
ロセッサ指定信号11i 、 ii3として1°゛が出
力される。
アンド回路16.18ではリクエストフラグ】1からの
通信リクエスト通知信号102とセレクタ15からのプ
ロセッサ指定信号110 、112との論理積演算を夫
々行い、その結果プロセッサ3.5へのプロセッサ通信
リクエスト送出信号114 、116として夫々゛O″
が出力される。
また、アンド回路17.19ではリクエストフラグ11
からの通信リクエスト通知信号102とセレクタ15か
らのプロセッサ指定信号111 、113との論理積演
算を夫々行い、プロセッサ4.6へのプロセッサ通信リ
クエスト送出信号115 、117として夫々” 1 
”が出力される。
これにより、プロセッサ4.6ではアンド回路17.1
9からのプロセンサ通信リクエスト送出信号115 、
117を受付けると、通信コマンドレジスタ12からの
通信コマンド信号103によりプロセッサ3からの通信
コマンドを受取り、プロセッサ3からの通信リクエスト
の処理を行う。
上述のように処理動作することにより、プロセッサ3〜
6ではソフトウェアにより通信マスクレジスタ13に0
″または“1′′を設定することで、プロセッサ3〜6
夫々における通信リクエストの受信を制御することがで
きる。
また、通信元の他系のシステム制御装置2まなは自系の
プロセッサ3〜6では通信リクエストと同時に送出する
通信コマンドにセレクタ15に対する指示情報を設定す
ることにより、通信コマンドで指定するプロセッサ3〜
6に対して無条件に通信リクエストを送出するか、ある
いは通信マスクレジスタ13により示される受信可能状
態のプロセッサ3〜6全てに通信リクエストを送出する
かを選択してプロセッサ3〜6に通信リクエストの処理
を行わせることができる。
このように、通信元からの通信コマンドの内容に応じて
セレクタ15で選択され、通信マスクレジスタ13に表
示された複数のプロセッサ各々における通信リクエスト
の受信可能状態において受信可能と表示されたプロセッ
サ3〜6全てに通信元からの通信リクエストを送出する
ようにすることによって、受信可能なプロセッサ3〜6
全てに通信リクエストを送出するができ、ユーザジョブ
実行中などによりビジーなプロセッサに対する不要な通
信リクエストの送出を抑えてシステム全体の性能を向上
させることができる。
尚、通信元からの通信コマンドに、セレクタ15でプラ
イオリティ判定回路14からのプライオリティ判定回路
出力信号109を選択させるような指示情報を設定する
ことにより、受信可能なプロセンサ3〜6のうち特定の
プロセッサだけに通信リクエストを送出させて処理を行
わせることらできる。
発明の詳細 な説明j−たように本発明によれば、複数のプロセッサ
各々におけるデータの受信可能状態を表示させ、受信可
能と表示されたプロセッサ全てに通信元のプロセッサか
らのデータを送出するようにすることによって、受信可
能なプロセ/す全てにプロセッサ間通信リクエストを送
出することかでき、池の処理実行中のプロセッサに対す
る不要なプロセッサ間通信リクエストの送出を抑えてシ
ステム全体の性能を向上させることができるという効果
がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すプロツり図、第
2図は第1図のプライオリティ判定回路における入力と
出力との関係を示す図、第3図は第1図のセレクタにお
けるセレクト信号と出力との関係を示す図である7 主要部分の符号の説明 1.2・・・・・・システム制御装置 3〜6・・・・・・プロセッサ 10・・・・・・入力ポート制御回路 11・・・・・・リクエストフラグ 12・・・・・・通信コマンドレジスタ13・・・・・
・通信マスクレジスタ 14・・・・・・プライオリティ判定回路15・・・・
・・セレクタ 16〜1つ・・・・・・アンド回路

Claims (1)

    【特許請求の範囲】
  1. (1)複数のプロセッサ間でのデータの授受を制御する
    プロセッサ間通信制御方式であって、前記複数のプロセ
    ッサ各々における前記データの受信可能状態を表示する
    受信状態表示手段と、通信元のプロセッサからの通信コ
    マンドの内容に応じて、前記通信元のプロセッサが指定
    する全てのプロセッサと、前記受信状態表示手段におい
    て受信可能と表示された全てのプロセッサとのうち一方
    を選択する選択手段とを有し、前記選択手段により選択
    されたプロセッサに前記通信元のプロセッサからのデー
    タを送出するようにしたことを特徴とするプロセッサ間
    通信制御方式。
JP63135938A 1988-06-02 1988-06-02 プロセッサ間通信制御方式 Expired - Lifetime JPH0685164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63135938A JPH0685164B2 (ja) 1988-06-02 1988-06-02 プロセッサ間通信制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63135938A JPH0685164B2 (ja) 1988-06-02 1988-06-02 プロセッサ間通信制御方式

Publications (2)

Publication Number Publication Date
JPH01304566A true JPH01304566A (ja) 1989-12-08
JPH0685164B2 JPH0685164B2 (ja) 1994-10-26

Family

ID=15163354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63135938A Expired - Lifetime JPH0685164B2 (ja) 1988-06-02 1988-06-02 プロセッサ間通信制御方式

Country Status (1)

Country Link
JP (1) JPH0685164B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63135939A (ja) * 1986-11-27 1988-06-08 Fuji Photo Film Co Ltd ハロゲン化銀カラ−反転写真感光材料の処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63135939A (ja) * 1986-11-27 1988-06-08 Fuji Photo Film Co Ltd ハロゲン化銀カラ−反転写真感光材料の処理方法

Also Published As

Publication number Publication date
JPH0685164B2 (ja) 1994-10-26

Similar Documents

Publication Publication Date Title
JPH0611134B2 (ja) ロ−カル・エリア・ネツトワ−ク
JPS6115263A (ja) 処理装置間指令転送制御方式
JPH01304566A (ja) プロセッサ間通信制御方式
JPH01304567A (ja) プロセッサ間通信制御方式
JPH02128250A (ja) 情報処理装置のアクセス制御回路
JPS615361A (ja) 通信インタフエイス回路
JPH04295951A (ja) マルチプロセッサシステムにおけるデータ通信装置
JPH056333A (ja) マルチプロセサシステム
JPS60191357A (ja) 共用デ−タの同時更新方式
JPH02211564A (ja) 割込み回線アドレス通知方式
JPH0553336B2 (ja)
JPH02244852A (ja) パケット処理装置
JPH10326196A (ja) プロセス間通信装置
JPH05334219A (ja) 計算機間通信方法および計算機間通信装置
JPH0282342A (ja) データ通信装置
JPS6215638A (ja) Svcル−チンでのプロセス制御方法
JPS63296156A (ja) 入出力ポ−ト制御方式
JPH06187169A (ja) マルチタスク実行装置
JPS6272047A (ja) 端末システム
JPH02222058A (ja) マルチプロセッサシステム
JPH05175996A (ja) 分散型回線選択方法
JPH0193236A (ja) 通信システム
JPH103463A (ja) プロセッサ間通信方法
JPS62274955A (ja) Hdlc回線制御方式
JPS6227846A (ja) 入出力チヤネル