JPH01305428A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、マイクロプログラムの実行を制御するマイク
ロプログラム制御装置に関する。

（従来の技術） 第５図は従来のマイクロプログラム制御装置を示してい
る。１はシーケンサ（５ＥＱＵＥＮＣＥＲ）であり、２
はＷＯ２（Ｗｒｉｔａｂｌｅ　Ｃｏｎｔｒｏｌ　５ｔｏ
ｒｅ）であり、３はインストラクションレジスタ （ｌＮ５ＴＲｔｌＣＴＩＯＮＲＥＧ）である。ＷＯ８２
にはＲＡＭ（ランダム・アクセス・メモリ）が適用され
、このＷＯ８２内にはマイクロプログラムが記憶される
。ＷＯ３２のアドレス入力（Ａ）Ｇａには、シーケンサ
１より出力されたアドレス信号、及びバッファ５を介し
てホスト側装置より取込まれたアドレス信号が入力され
るようになっている。ホスト側装置から送出されたイネ
ーブル信号（ＥＮＣＮＴＬ）は、シーケンサ１のイネー
ブル入力（ＥＮ）Ｇｉに入力され、またインバータ４を
介してバッファ５゜６．７及びオアゲート８に入力され
るようになっている。また、ＷＯ８２の入出力（Ｉｌｏ
＞ｆｆａはインストラクションレジスタ３の入力端、及
びバッフ１６，７を介してホスト側装置のデータ入出力
端に接続されている。インストラクションレジスタ（以
下「レジスタ」という）３の出力４ａは、演算回路９及
びシーケン１ノー１の入力端に接続されている。ＷＯ５
２及びレジスタ３はシステムクロックのタイミングで動
作する。

上記構成において、ＷＲＴ信号が“０″の場合に、ホス
ト側装置からＷＯ３２内へのマイクロプログラム書込み
が可能となる。すなわち、ＷＲＴ信号が“０″の場合に
、ホスト側装置よりバッファ６を介してデータ（プログ
ラム）が転送され、これが、Ｉ　／　ＯＯＲよりＷＯ３
２内に入力される。

この場合の書込みアドレス信号はバッフ１５を介してＷ
Ｏ３２のアドレス入力端に入力される。

ＷＯ３２内のプログラムの読出しはシーケンサ１によっ
て行われる。すなわち、イネーブル信号によってシーケ
ンサ１が活性化され、読出しアドレスが決定すると、当
該アドレス信号がＷＯ３２に入力され、これによりプロ
グラムの一部すなわら所定の命令（１ｎｓｔｒｕｃｔｉ
ｏｎ）が読出され、これがレジスタ３に一旦保持され、
システムクロック（ＳＣに）の立上りタイミングで演算
回路９に出力される。これにより演算回路９は所定の演
算処理を実行する。レジスタ３の出力の一部としてブラ
ンチアドレスがあり、このアドレスに基づいてシーケン
サ１は、次のサイクルでＷＯ３２内より読出づべき命令
の読出アドレスを決定する。このようにしてＷＯ３２内
のプログラムが読出され、演算回路９において当該プロ
グラムに従った所定の演算処理が行われることになる。

第６図はこのマイクロプログラム制御装置の動作タイミ
ングを示している。イネーブル信号（ＥＮＣＮＴＬ）が
高レベル（１）の場合、シーケンサ１は動作しない。こ
の場合、１システムクロック（ＳＣＫ）でＷＯ３２への
１ワードの命令書込みまたは命令読出しを行い得る。イ
ネーブル信号が低レベル（０）の場合にシーケンサ１が
動作し、上述したようにＷＯ３２内のプログラムが読出
されることになる。

（発明が解決しようとする課題） ところで、演算回路９での処理の増大により、プログラ
ムの量がＷＯ３２の記憶容量より多くなる場合がおる。

この場合、ＷＯ５２内の命令書換えが必要となるが、従
来装置においては、イネーブル信号を高レベルにするこ
とでシーケンサ１の動作を一旦停止してから、ＷＯ２内
の命令の書換えを行わなければならなかった（第６図参
照）。

そこで本発明は上記の欠点を除去するもので、その目的
とするところは、シーケンサの動作を停止することなく
命令書換えを行うことができるマイクロプログラム制御
装置を提供することにある。

［発明の構成］ （課題を解決するための手段） 本発明は、ホスト側装置より転送されたマイクロプログ
ラムを記憶するメモリと、このメモリ内のマイクロプロ
グラムの読出しアドレスを決定するシーケンサとを有し
て成り、システムクロックのタイミングで前記マイクロ
プログラムの実行を制御するマイクロプログラム制御装
置において、ホスト側装置より出力されるアドレス信号
を１システムクロックの前半のタイミングで前記メモリ
に取込むことでホスト側装置からのメモリアクセスを可
能とし、前記シーケンサより出力されるアドレス信号を
１システムクロックの後半のタイミングで前記メモリに
取込むことでシーケンサからのメモリアクセスを可能と
するアドレス選択手段を備えたものである。

（作　用） シーケンサが、次のサイクルでメモリ内より読出すべき
命令の続出アドレスを決定するまでには、システムクロ
ックの立上りタイミングから一定の時間を要する。つま
り、シーケンサによるメモリアクセスは１システムクロ
ックの後半で行われ、１システムクロックの前半では、
シーケンサによるメモリアクセスは行われない。従って
、１システムクロックの前半のタイミングで外部装置か
らのメモリアクセスが可能となるのである。そこで本発
明では、ホスト側装置より出力されるアドレス信号を１
システムクロックの前半のタイミングで前記メモリに取
込むことでホスト側装置からのメモリアクセスを可能と
し、前記シーケンサより出力されるアドレス信号を１シ
ステムクロックの後半のタイミングで前記メモリに取込
むことでシーケン゛りからのメモリアクセスを可能とし
ている。これによれば、命令書換えのために、シーケン
サの動作を停止させる必要がない。

（実施例） 以下、本発明を実施例により具体的に説明する。

第１図は本発明に係るマイクロプログラム制御装置の一
実施例を示している。

このマイクロプログラム制御装置は、シーケンサ１５．
セレクタ１６．ＷＣ３１７，レジスタ１８、バッファ１
９，２１．２２及びナンドゲ−１〜２０を有して成る。

ＷＣ３１７にはＲＡＭが適用され、このＷＣ８１７内に
はマイクロプログラムが記憶される。このＷＣ３１７が
、本発明におけるメモリに相当する。ＷＣ３１７のアド
レス入力端（Ａ＞は、セレクタ（ＳＥＬＥＣＴＯＲ）　
１６の出力端（７５）に接続されている。セレクタ１６
はアドレス信号の選択を行うもので、このセレクタ１６
の一方の入力端（０）はシーケンサ１５の出力端に接続
され、他方の入力端（１）はバッファ１９を介してホス
ト側装置（図示せず）に接続されている。しかして、セ
レクタ１６のセレクト端（Ｓ）にはシステムクロック（
ＳＣＫ）が入力されるようになっている。セレクタ１６
は、システムクロックの高レベル期間中にバッファ１９
の出力（アドレス信号）を選択し、システムクロックの
低レベル期間中にシーケンナ１５の出力（アドレス信号
）を選択する。ここで、このセレクタ１６が、本発明に
おけるアドレス選択手段に相当する。

更に、ＷＣ３１７のＷＲＴ入力端には、ナントゲート２
０の出力端が接続され、データ入力（ＤＩ）端にはバッ
ファ２１の出力端が接続され、データ出力（Ｄ″０）端
にはバッファ２２の入力端が接続されている。

次に、上記構成の作用について説明する。

第２図は本実施例装置の主要部の動作タイミングを示し
ている。

システムクロックがセレクタ１６のセレクト端に入力さ
れる。そしてこのセレクタ１６の選択作用により、１シ
ステムクロックの前半のタイミング（第２図では高レベ
ル期間）では、ホスト側装置よりバッファ１９を介して
転送されたアドレス信号がＷＣ３１７に入力され、１シ
ステムクロックの後半のタイミング（第２図では低レベ
ル期間）ではシーケンサ１５より出力されたアドレス信
号がＷＣ８１７に入力される。

１システムクロックの前半のタイミングにおいて、ＷＲ
Ｔ信号が高レベルとなっていれば、このときバッファ２
１を介してホスト側装置より転送されたデータによって
、ＷＣ３１７の記憶内容が書換えられる。尚、ＷＲＴ信
号が低レベルで必れば、バッファ２２を介してＷＣ８１
７内の命令をホスト側装置に転送することもできる。

また、１システムクロックの後半のタイミングにおいて
は、ＷＣ３１７内より読出すべき命令のアドレスがシー
ケンサ１５より出力され、これがセレクタ１６を介して
ＷＣ３１７に入力される。

これにより、ＷＣ８１７から該当する命令が読出され、
これがレジスタ１８を介して演算回路９に送出される。

ここで、ＷＣ８１７の記憶領域が第３図に示すようなサ
イズでとられ、領域１０が、シーケンサ１５により実在
使用中であるとすると、領域１１は書換領域となる。こ
の領域１１の記憶内容が１システムクロックの前半のタ
イミ゛ングで書換えられ、この書換えが終了すると、今
度は領域１１をシーケンサ１５が使用することになり、
領域１０は書換領域となる。

このように本実施例装置においては、ホスト側装置より
出力されるアドレス信号を１システムクロックの前半の
タイミングでＷＣ３１７に取込むことでホスト側装置か
らのＷＣＳアクセスを可能とし、シーケンサ１５より出
力されるアドレス信号を１システムクロックの後半のタ
イミングでＷＣ３１７に取込むことでシーケンサ１７か
らのメモリアクセスを可能としているので、シーケンサ
１５の動作を停止させることなくＷＣ３１７内の命令Ｇ
’＆えを行うことができる。これにより、システムの動
作速度を大幅に改善することができる。

また、通常ルーチンの繰返し実行中に、例外処理ルーチ
ンにジャンプ（ＪＡＨＰ）させる場合があるが、この場
合、従来装置ではホスト側装置との間に交信用のＲＡＭ
を配置し、ホスト側装置よりこのＲＡ　Ｍ内に書込まれ
たジャンプ命令情報に基づいて例外処理ルーチンにジャ
ンプするようにしている。しかし、本実施例装置によれ
ば、第４図に示すように、通常ルーチン１２の繰返し実
行（Ｌｏｏｐ）中に、１システムクロックの前半のタイ
ミングで、通常ルーチン１２の一部をジャンプ命令１３
にＮ換えることができ、これにより、例外処理ルーチン
１４ヘジヤンプさせることができるから、上記の交信用
ＲＡＭが不要となる。

以上本発明の一実施例について説明したが、本発明は上
記実施例に限定されるものではなく、種々の変形実施が
可能であるのはいうまでもない。

［発明の効果］ 以上詳述したように本発明によれば、シーケンサの動作
を停止させることなく命令再検えを行い得るマイクロプ
ログラム制御装置を提供することができる。

【図面の簡単な説明】

第１図は本発明に係るマイクロプログラム制御装置の一
実施例を示すブロック図、第２図は本実施例装置の動作
タイミング図、第３図はＷＯ２内の命令書換え説明図、
第４図は例外処理ルーチンへのジャンプ説明図、第５図
は従来装置のブロック図、第６図は従来装置の動作タイ
ミング図である。 １５・・・シーケンサ、 １６・・・セレクタ（アドレス選択手段）、１７・・・
〜ＶＣ３（メモリ）。

Claims (1)

【特許請求の範囲】
1. ホスト側装置より転送されたマイクロプログラムを記憶
   するメモリと、このメモリ内のマイクロプログラムの読
   出しアドレスを決定するシーケンサとを有して成り、シ
   ステムクロックのタイミングで前記マイクロプログラム
   の実行を制御するマイクロプログラム制御装置において
   、ホスト側装置より出力されるアドレス信号を１システ
   ムクロックの前半のタイミングで前記メモリに取込むこ
   とでホスト側装置からのメモリアクセスを可能とし、前
   記シーケンサより出力されるアドレス信号を１システム
   クロックの後半のタイミングで前記メモリに取込むこと
   でシーケンサからのメモリアクセスを可能とするアドレ
   ス選択手段を備えたことを特徴とするマイクロプログラ
   ム制御装置。