JPH01307217A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01307217A JPH01307217A JP13886588A JP13886588A JPH01307217A JP H01307217 A JPH01307217 A JP H01307217A JP 13886588 A JP13886588 A JP 13886588A JP 13886588 A JP13886588 A JP 13886588A JP H01307217 A JPH01307217 A JP H01307217A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist layer
- semiconductor device
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関し、特にイオン注入
用マスク材の剥離処理の容易な半導体装置の製造方法に
関する。
用マスク材の剥離処理の容易な半導体装置の製造方法に
関する。
［従来の技術及び発明が解決しようとする課題］従来、
半導体装置の製造において、半導体の所望の領域に高濃
度（たとえば１Ｘ１０１５ｃｔｎ−２以１）のイオン注
入を行ない、バイポーラトランジスタのエミッタを形成
したり、ＭＯＳ）ランジスタのソースやドレインを形成
したりすることが広く行なわれている。
半導体装置の製造において、半導体の所望の領域に高濃
度（たとえば１Ｘ１０１５ｃｔｎ−２以１）のイオン注
入を行ない、バイポーラトランジスタのエミッタを形成
したり、ＭＯＳ）ランジスタのソースやドレインを形成
したりすることが広く行なわれている。
この様な高濃度イオン注入を行なう領域の特定のために
、一般に半導体表面にフォトレジストからなるマスクが
付される。該マスクは半導体表面に所望厚さのフォトレ
ジスト層を形成し、該レジスト層をパターニングするこ
とにより得られる。
、一般に半導体表面にフォトレジストからなるマスクが
付される。該マスクは半導体表面に所望厚さのフォトレ
ジスト層を形成し、該レジスト層をパターニングするこ
とにより得られる。
第２図はＭＯＳ）ランジスタのソース及びドレインを形
成する際の、従来のイオン注入工程の一例を示す図であ
る。第２図において、４はフィールド酸化膜であり、ｌ
は上記フォトレジストマスクであり、５はゲートである
。上方からイオン照射３を行なうと、半導体表面はもち
ろんのことフォトレジストマスク１の表面にも同様にイ
オン注入が行なわれる。６は注入イオンを示す。
成する際の、従来のイオン注入工程の一例を示す図であ
る。第２図において、４はフィールド酸化膜であり、ｌ
は上記フォトレジストマスクであり、５はゲートである
。上方からイオン照射３を行なうと、半導体表面はもち
ろんのことフォトレジストマスク１の表面にも同様にイ
オン注入が行なわれる。６は注入イオンを示す。
この様に、マスク表面にもイオン注入が行なわれるので
、該マスクの表面が変質し、いわゆる焼けを引起して、
通常のたとえば硫酸／過酸化水素を用いた酸処理では剥
離できなくなる。そこで、現在は、イオン注入されたマ
スク表面を酸素プラズマを用いてアッシング（灰化）す
ることにより表面層を取除き、しかる後に上記酸処理に
よりレジスト層を剥離除去している。
、該マスクの表面が変質し、いわゆる焼けを引起して、
通常のたとえば硫酸／過酸化水素を用いた酸処理では剥
離できなくなる。そこで、現在は、イオン注入されたマ
スク表面を酸素プラズマを用いてアッシング（灰化）す
ることにより表面層を取除き、しかる後に上記酸処理に
よりレジスト層を剥離除去している。
しかしながら、以上の様な従来方法では、酸素プラズマ
処理のために半導体にダメージを与えデバイス特性に悪
影響を及ぼしてしまうという難点がある。
処理のために半導体にダメージを与えデバイス特性に悪
影響を及ぼしてしまうという難点がある。
そこで１本発明は、上記の様な従来技術の問題点を解決
して、酸処理のみでマスク材の剥離除去を行なうととが
でき、デバイス特性に悪影響を与えることのない半導体
装置の製造方法を提供することを目的とする。
して、酸処理のみでマスク材の剥離除去を行なうととが
でき、デバイス特性に悪影響を与えることのない半導体
装置の製造方法を提供することを目的とする。
［問題点を解決するための手段］
本発明によれば、以上の如き目的を達成するものとして
。
。
半導体に対し所望のパターンにイオン注入する工程を含
む半導体装置の製造方法において、該イオン注入のため
のマスク材として半導体上に所望パターンのフォトレジ
スト層と保護層とをこの順に形成してなるものを用いる
ことを特徴とする、半導体装置の製造方法、 が提供される。
む半導体装置の製造方法において、該イオン注入のため
のマスク材として半導体上に所望パターンのフォトレジ
スト層と保護層とをこの順に形成してなるものを用いる
ことを特徴とする、半導体装置の製造方法、 が提供される。
本発明の半導体装置の製造方法においては、導体上にフ
ォトレジスト層及び保ｉ１層をこの順に形成し、更にそ
の上に第２のフォトレジスト層を形成し、該第２のフォ
トレジスト層をパターニングしてエツチングを行なうこ
とにより上記保護層を所望のパターンとなし、次いで該
保ｍｅをマスクとして上記フォトレジスト層のパターニ
ングを行ない且つ上記第２フォトレジスト層を除去する
ことにより、上記所望パターンのフォトレジスト層と保
護層とからなるマスク′材を得ることができる。
ォトレジスト層及び保ｉ１層をこの順に形成し、更にそ
の上に第２のフォトレジスト層を形成し、該第２のフォ
トレジスト層をパターニングしてエツチングを行なうこ
とにより上記保護層を所望のパターンとなし、次いで該
保ｍｅをマスクとして上記フォトレジスト層のパターニ
ングを行ない且つ上記第２フォトレジスト層を除去する
ことにより、上記所望パターンのフォトレジスト層と保
護層とからなるマスク′材を得ることができる。
［実施例］
以下１図面を参照しながら本発明の具体的実施例を説明
する。
する。
第１図は本発明による半導体装置の製造方法の一実施例
を示す概略工程図である。
を示す概略工程図である。
本実施例はＭＯＳ）ランジスタのソース及びドレインの
形成工程に適用された例である。
形成工程に適用された例である。
第１図（ａ）はソース、ドレイン形成工程前の状態を示
す、４はフィールド酸化膜であり、５はゲートである。
す、４はフィールド酸化膜であり、５はゲートである。
その上に、第１図（ｂ）に示される様に、フォトレジス
トｌを８０００〜１５０００人程度の厚さに塗布し、１
００℃で３分間程度熱処理しレジストキュアを行なう０
次に、該レジスト層の上に保護層として無機薄膜（たと
えばシリカフィルム）２を２０００〜４０００人程度の
厚さに塗布し、同様にキュアを行なう、更に、その上に
低粘度の第２のフォトレジスト層７を１０００〜２００
０人程度の厚さに塗布し、同様に熱処理してレジストキ
ュアを行なう。
トｌを８０００〜１５０００人程度の厚さに塗布し、１
００℃で３分間程度熱処理しレジストキュアを行なう０
次に、該レジスト層の上に保護層として無機薄膜（たと
えばシリカフィルム）２を２０００〜４０００人程度の
厚さに塗布し、同様にキュアを行なう、更に、その上に
低粘度の第２のフォトレジスト層７を１０００〜２００
０人程度の厚さに塗布し、同様に熱処理してレジストキ
ュアを行なう。
次に、露光機を用いて所望のパターンに露光を行ない、
現像し、１３０℃以下でベークし、第１図（Ｃ）に示さ
れる様に、第２のフォトレジスト層７をパターニングす
る。
現像し、１３０℃以下でベークし、第１図（Ｃ）に示さ
れる様に、第２のフォトレジスト層７をパターニングす
る。
次に、フッ酸処理を行なうとシリカフィルム２の露出部
分がエツチングされる。そして、こんどは全面均一に露
光し現像を行なうと、上層の第２のフォトレジスト層７
は全体的に除去され、下層のレジスト層ｌは露出部分の
みが除去される。これを１３０℃以上でベークすること
により、第１図（ｄ）に示される状態となる。
分がエツチングされる。そして、こんどは全面均一に露
光し現像を行なうと、上層の第２のフォトレジスト層７
は全体的に除去され、下層のレジスト層ｌは露出部分の
みが除去される。これを１３０℃以上でベークすること
により、第１図（ｄ）に示される状態となる。
次に、第１図（ｅ）に示される様に、上方から高濃度の
イオン照射（注入イオン：ＡＳイオン、濃度ｌＸ１０１
６ｃｍ−２／１００ｋｅＶ）３を行なうと、該イオンは
半導体表面の他にシリカフィルム２にも注入されるがフ
ォトレジスト層ｌには注入されない、６は注入イオンを
示す、かくして、ソース８及びドレイン９が形成される
。
イオン照射（注入イオン：ＡＳイオン、濃度ｌＸ１０１
６ｃｍ−２／１００ｋｅＶ）３を行なうと、該イオンは
半導体表面の他にシリカフィルム２にも注入されるがフ
ォトレジスト層ｌには注入されない、６は注入イオンを
示す、かくして、ソース８及びドレイン９が形成される
。
以上の様にしてイオン注入によりソース及びドレインを
形成した後に、従来と同様にしてたとえば硫酸／過酸化
水素を用いて酸処理を行なうと、イオン注入されていな
いレジスト層ｌへと剥離液が９大して、該レジスト層は
容易に剥離除去され、同時にシリカフィルム２がリフト
オフされる。これにより、第１図（ｆ）に示される状態
となる。
形成した後に、従来と同様にしてたとえば硫酸／過酸化
水素を用いて酸処理を行なうと、イオン注入されていな
いレジスト層ｌへと剥離液が９大して、該レジスト層は
容易に剥離除去され、同時にシリカフィルム２がリフト
オフされる。これにより、第１図（ｆ）に示される状態
となる。
上記実施例において、イオン注入のマスク材を構成する
保護層としてシリカフィルムを用いたが、該保護層とし
てはフォトレジストとのエツチング選択性が得られるも
のであれば用いることができ、たとえばポリイミド樹脂
（ＰＩＱ）等を用いることもできる。また、該保護層の
厚さは、注入イオンを貫通させない程度であればよく、
イオン注入の際の加速電圧等の条件に応じて適宜設定す
ることができる。
保護層としてシリカフィルムを用いたが、該保護層とし
てはフォトレジストとのエツチング選択性が得られるも
のであれば用いることができ、たとえばポリイミド樹脂
（ＰＩＱ）等を用いることもできる。また、該保護層の
厚さは、注入イオンを貫通させない程度であればよく、
イオン注入の際の加速電圧等の条件に応じて適宜設定す
ることができる。
以上の実施例はＭＯＳトランジスタのソース及びドレイ
ンの形成に応用したものであるが、本発明はその他バイ
ポーラトランジスタのエミッタ形成等の所望パターンの
高濃度イオン注入を行なう半導体装置の製造工程にも同
様に適用できる。
ンの形成に応用したものであるが、本発明はその他バイ
ポーラトランジスタのエミッタ形成等の所望パターンの
高濃度イオン注入を行なう半導体装置の製造工程にも同
様に適用できる。
［発明の効果］
以上、詳細に説明した様に１本発明によれば、イオン注
入のマスク材として半導体上に所望パターンのフォトレ
ジスト層と保護層とをこの順に形成してなるものを用い
るため、フォトレジスト層にはイオンが実質上注入され
ず、このため酸処理のみで容易にマスク材の剥離除去を
行なうことができ、デバイス特性に悪影響を与えること
がない。
入のマスク材として半導体上に所望パターンのフォトレ
ジスト層と保護層とをこの順に形成してなるものを用い
るため、フォトレジスト層にはイオンが実質上注入され
ず、このため酸処理のみで容易にマスク材の剥離除去を
行なうことができ、デバイス特性に悪影響を与えること
がない。
第１図は本発明による半導体装置の製造方法の一実施例
を示す概略工程図である。 第２図はＭＯＳトランジスタのソース及びドレインを形
成する際の、従来のイオン注入工程の一例を示す図であ
る。 ｌ：フォトレジスト層、 ２ニジリカフイルム、 ３：イオン照射、 ５：ゲート、 ６：注入イオン、 ７：第２のフォトレジスト層、 ８：ソース、 ９ニドレイン。 代理人 弁理士 山 下 積 子 弟 １ 図（ａ） 第１図（ｂ） 第１図（ｃ） 第 １ １！ｉ（ｄン 第１図（ｅ） 第 １ 図（ｆ） 第２図
を示す概略工程図である。 第２図はＭＯＳトランジスタのソース及びドレインを形
成する際の、従来のイオン注入工程の一例を示す図であ
る。 ｌ：フォトレジスト層、 ２ニジリカフイルム、 ３：イオン照射、 ５：ゲート、 ６：注入イオン、 ７：第２のフォトレジスト層、 ８：ソース、 ９ニドレイン。 代理人 弁理士 山 下 積 子 弟 １ 図（ａ） 第１図（ｂ） 第１図（ｃ） 第 １ １！ｉ（ｄン 第１図（ｅ） 第 １ 図（ｆ） 第２図
Claims (2)
- （１）半導体に対し所望のパターンにイオン注入する工
程を含む半導体装置の製造方法において、該イオン注入
のためのマスク材として半導体上に所望パターンのフォ
トレジスト層と保護層とをこの順に形成してなるものを
用いることを特徴とする、半導体装置の製造方法。 - （２）半導体上にフォトレジスト層及び保護層をこの順
に形成し、更にその上に第２のフォトレジスト層を形成
し、該第２のフォトレジスト層をパターニングしてエッ
チングを行なうことにより上記保護層を所望のパターン
となし、次いで該保護層をマスクとして上記フォトレジ
スト層のパターニングを行ない且つ上記第２フォトレジ
スト層を除去することにより、上記所望パターンのフォ
トレジスト層と保護層とからなるマスク材を得る、請求
項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13886588A JPH01307217A (ja) | 1988-06-06 | 1988-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13886588A JPH01307217A (ja) | 1988-06-06 | 1988-06-06 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01307217A true JPH01307217A (ja) | 1989-12-12 |
Family
ID=15231934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13886588A Pending JPH01307217A (ja) | 1988-06-06 | 1988-06-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01307217A (ja) |
-
1988
- 1988-06-06 JP JP13886588A patent/JPH01307217A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH031824B2 (ja) | ||
| JPS6151923A (ja) | ２つのポジテイブフオトレジスト層を重ねる方法 | |
| JPH01307217A (ja) | 半導体装置の製造方法 | |
| JPS5854638A (ja) | 半導体装置の製造方法 | |
| JP2859332B2 (ja) | 半導体装置の製造方法 | |
| JPS6142914A (ja) | 半導体装置の製造方法 | |
| JPS6137774B2 (ja) | ||
| JPS58132927A (ja) | パタ−ン形成方法 | |
| KR19980037280A (ko) | 포토레지스트패턴 형성방법 | |
| JPS6331097B2 (ja) | ||
| JPH0271520A (ja) | レジストの除去方法 | |
| KR100480468B1 (ko) | 반도체 제조용 포토레지스트 제거 방법 | |
| KR19990053223A (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP2913987B2 (ja) | 半導体装置の製造方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPH04225559A (ja) | 半導体装置の製造方法 | |
| JPS61204972A (ja) | Ｍｉｓトランジスタ−の製造方法 | |
| JPS61141125A (ja) | イオン注入方法 | |
| JPS6232617A (ja) | 半導体装置およびその製造方法 | |
| JPH02244629A (ja) | 半導体装置の製造方法 | |
| JPH05166746A (ja) | 半導体装置の製造方法 | |
| JPS58103129A (ja) | 半導体装置の製造方法 | |
| JPS63169030A (ja) | 半導体装置の製造方法 | |
| JPH0344925A (ja) | 半導体装置の製造方法 | |
| JPS61188935A (ja) | フオトレジストの除去方法 |