JPH01309155A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPH01309155A JPH01309155A JP63139403A JP13940388A JPH01309155A JP H01309155 A JPH01309155 A JP H01309155A JP 63139403 A JP63139403 A JP 63139403A JP 13940388 A JP13940388 A JP 13940388A JP H01309155 A JPH01309155 A JP H01309155A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- diagnosis
- initialization
- control device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の目的〕
（産業上の利用分野）
本発明はメモリの制御装置に関する。
（従来の技術）
第２図により従来のメモリ制御装置の動作を説明する。
メモリ■１１とメモリ■１２とにそれぞれ接続された制
御装置α）２１及びメモリ制御装置■２２はバス３を通
してＣＰＵ４に接続されている。メモリυ制御装置■２
１とメモリ制御装置■２２はそれぞれアクセス制御装置
（１）２１１とアクセス制御装置■２２１とを具価する
。
御装置α）２１及びメモリ制御装置■２２はバス３を通
してＣＰＵ４に接続されている。メモリυ制御装置■２
１とメモリ制御装置■２２はそれぞれアクセス制御装置
（１）２１１とアクセス制御装置■２２１とを具価する
。
アクセス制御装置■２１１は、ＣＰＵ４からメモリα）
１１へのアクセス要求に応答して、メモリ０）１１の読
み出し、書き込み動作を行なう。アクセス制御装置■２
２１も同様に動作する。
１１へのアクセス要求に応答して、メモリ０）１１の読
み出し、書き込み動作を行なう。アクセス制御装置■２
２１も同様に動作する。
従来、電源投入またはリセツ１へ後の動作は、ＣＰＵ４
がメモリ■１１及びメモリ■１２にあるデータを書き込
んだ後同じデータを読み出し、書き込んだデータと読み
出したデータとが一致しているか否かによりメモリ０）
１１及びメモリ■１２の診断を行ない、ＣＰＵ４がメモ
リデータの初期値をメモリａ）１１及びメモリ（２）１
２に書き込むことによって初期化を行なっていた。
がメモリ■１１及びメモリ■１２にあるデータを書き込
んだ後同じデータを読み出し、書き込んだデータと読み
出したデータとが一致しているか否かによりメモリ０）
１１及びメモリ■１２の診断を行ない、ＣＰＵ４がメモ
リデータの初期値をメモリａ）１１及びメモリ（２）１
２に書き込むことによって初期化を行なっていた。
（発明が解決しようとする課題）
このような診断及初期化の動作はメモリの数が多くなっ
たとぎ長時間を要する。またバス３を介してＣＰＵ４は
メモリ（１）１１及びメモリ■１２にアクセスを行なう
ので、診断の結果、異常が検出されても原因がメモリα
）１１及びメモリ■１２に必るのか、バス３にあるのか
判定できない、という問題点があった。
たとぎ長時間を要する。またバス３を介してＣＰＵ４は
メモリ（１）１１及びメモリ■１２にアクセスを行なう
ので、診断の結果、異常が検出されても原因がメモリα
）１１及びメモリ■１２に必るのか、バス３にあるのか
判定できない、という問題点があった。
（発明の構成〕
（課題を解決するための手段）
本発明はメモ１ノの診断及初期化の時間を短縮すること
、及びメモリの診断時メモリの異常のみを検出すること
により、原因の早期発見と保守性の向上を図ることにあ
る。
、及びメモリの診断時メモリの異常のみを検出すること
により、原因の早期発見と保守性の向上を図ることにあ
る。
（作 用）
本発明はＣＰＵからのアクセス要求なしに、メモリへの
占ぎ込み読み出し、読み出しデータの比較を行なうこと
により、診断、初期化を行なう機能を具備したメモリ制
御装置により上記目的を達成するものである。
占ぎ込み読み出し、読み出しデータの比較を行なうこと
により、診断、初期化を行なう機能を具備したメモリ制
御装置により上記目的を達成するものである。
（実施例）
本発明の実施例を第１図に示す。メモリＱ）１１とメモ
リ■１２とにそれぞれ接続されたメモリ制御装置α）２
１及びメモリ制御装置■２２はバス３を介してＣＰＵ４
に接続されている。メモリ制御装置（１）２１はアクセ
ス制御装置（１）２１１及び診断及初期化装置（］）２
１２を具備し、メモリ制御装置（２）２２も同様にアク
セス制御装置■２２１及び診断及初期化装置■２２２を
具備する。
リ■１２とにそれぞれ接続されたメモリ制御装置α）２
１及びメモリ制御装置■２２はバス３を介してＣＰＵ４
に接続されている。メモリ制御装置（１）２１はアクセ
ス制御装置（１）２１１及び診断及初期化装置（］）２
１２を具備し、メモリ制御装置（２）２２も同様にアク
セス制御装置■２２１及び診断及初期化装置■２２２を
具備する。
ＣＰＵ４からのメモリ■１１へのアクセス要求はバス３
を介してアクセス制御装置■２１１に入り、メモリａ）
１１のメモリの読み出しまたは書き込み動作が行なわれ
る。
を介してアクセス制御装置■２１１に入り、メモリａ）
１１のメモリの読み出しまたは書き込み動作が行なわれ
る。
電源投入またはリセット後の動作は、診断及初期化装置
■２１２がアクセス制御装置■２１１に対してアクセス
要求を出しメモ１バ１）１１へのデータの書き込み読み
出し行ない、読み出したデータが書き込んだデータと一
致しているか否かを比較することによりメモリ■１１の
診断を行なう。その後診断及初期化回路α）２１２はア
クセス制御回路■２１１に対してアクセス要求を出し、
メモリ■１１の初期値の書き込みをすることによって初
期化を行なう。
■２１２がアクセス制御装置■２１１に対してアクセス
要求を出しメモ１バ１）１１へのデータの書き込み読み
出し行ない、読み出したデータが書き込んだデータと一
致しているか否かを比較することによりメモリ■１１の
診断を行なう。その後診断及初期化回路α）２１２はア
クセス制御回路■２１１に対してアクセス要求を出し、
メモリ■１１の初期値の書き込みをすることによって初
期化を行なう。
メモリ■１２及びメモリ制御装置■２２も同様に動作す
る。
る。
本発明のメモリ制御装置では電源投入またはリセッ１〜
後のメモリの診断及初期化動作が、各メモリ制御装置ご
とに行なわれるのでメモリの診断及初期化の時間を短縮
することができる。
後のメモリの診断及初期化動作が、各メモリ制御装置ご
とに行なわれるのでメモリの診断及初期化の時間を短縮
することができる。
さらにバスを介して診断を行なわないので、メモリの異
常のみを検出することができるので、原因の発見が容易
になり、保守性も向上する。
常のみを検出することができるので、原因の発見が容易
になり、保守性も向上する。
以上詳述したように本発明によればメモリの診断及び初
期化の時間を短縮し、メモリの診断時にメモリの異常の
みを検出することができる。
期化の時間を短縮し、メモリの診断時にメモリの異常の
みを検出することができる。
第１図は本発明の一実施例を示すメモリ制御装置のブロ
ック図、第２図は従来のメモリ制御装置のブロック図で
ある。 １１・・・メモリ（１） １２・・・メモリ■ ２１・・・メモリ制御装置α） ２１１・・・アクセス制御ｌ装置■ ２１２・・・診断及初期化装置■ ２２・・・メモ１ノ制御に＋１装置■ ２１１・・・アクセス制御装置■ ２２２・・・診断及初期化装置■ ３・・・バス ４・・・ＣＰＵ 代理人 弁理士 則 近 憲 佑 同 第子丸 健
ック図、第２図は従来のメモリ制御装置のブロック図で
ある。 １１・・・メモリ（１） １２・・・メモリ■ ２１・・・メモリ制御装置α） ２１１・・・アクセス制御ｌ装置■ ２１２・・・診断及初期化装置■ ２２・・・メモ１ノ制御に＋１装置■ ２１１・・・アクセス制御装置■ ２２２・・・診断及初期化装置■ ３・・・バス ４・・・ＣＰＵ 代理人 弁理士 則 近 憲 佑 同 第子丸 健
Claims (1)
- ＣＰＵからのアクセス要求に対してメモリの読み出し、
書き込み動作を行なう装置において、前記ＣＰＵからの
アクセス要求なしに前記メモリへ書き込み、読み出し読
み出しデータの比較動作を行なうことにより、前記メモ
リの自己診断及初期化を行なう機能を具備したこと特徴
とするメモリ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139403A JPH01309155A (ja) | 1988-06-08 | 1988-06-08 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139403A JPH01309155A (ja) | 1988-06-08 | 1988-06-08 | メモリ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01309155A true JPH01309155A (ja) | 1989-12-13 |
Family
ID=15244450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63139403A Pending JPH01309155A (ja) | 1988-06-08 | 1988-06-08 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01309155A (ja) |
-
1988
- 1988-06-08 JP JP63139403A patent/JPH01309155A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01309155A (ja) | メモリ制御装置 | |
| JP4748871B2 (ja) | ワンチップマイクロコントローラシステム | |
| JP3076155B2 (ja) | マルチプロセッサシステムの初期設定方式 | |
| JP3036449B2 (ja) | メモリ診断装置 | |
| JP2517370B2 (ja) | インテリジェント計測カ―ドの制御方法 | |
| JPH09269896A (ja) | ファームｃｐｕのブート方法 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JPH0217555A (ja) | メモリ診断方式 | |
| JPH04256033A (ja) | メモリ診断システム | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPS63310033A (ja) | マルチプロセッサ診断方式 | |
| JPH04330549A (ja) | 制御装置 | |
| JPH03245219A (ja) | 電子ディスクサブシステム | |
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH04335454A (ja) | 主記憶装置の初期診断方式 | |
| JPH04106647A (ja) | メモリ診断方式 | |
| JPH01151342U (ja) | ||
| JPS63298515A (ja) | 半導体メモリカ−トリツジの制御装置 | |
| JPS63298549A (ja) | メモリ装置 | |
| JPH0293854A (ja) | テストアンドセット方式 | |
| JPH01321529A (ja) | 装置初期診断方式 | |
| JPH0346054A (ja) | マルチプロセッサ | |
| JPH05189332A (ja) | 情報処理装置 | |
| JPH0480860A (ja) | プログラムロード方式 |