JPH05189332A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05189332A JPH05189332A JP4005104A JP510492A JPH05189332A JP H05189332 A JPH05189332 A JP H05189332A JP 4005104 A JP4005104 A JP 4005104A JP 510492 A JP510492 A JP 510492A JP H05189332 A JPH05189332 A JP H05189332A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- general
- register
- purpose bus
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 11
- 238000003745 diagnosis Methods 0.000 abstract description 16
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 基本部の初期診断プログラムによって、オプ
ション用の汎用バスおよびそのバス制御部の診断を簡単
に行えるようにする。 【構成】 プロセッサ１とバス制御部４とを含む基本部
１０と、そのバス制御部４により制御されるオプション
用の汎用バス７とを備えた情報処理装置において、プロ
セッサ１からアクセスできかつオプション用汎用バス７
に接続されているレジスタ５を基本部１０に含み、基本
部１０の初期診断でそのレジスタ５の読み出し・書き込
み試験を行うことにより、オプション用汎用バス７とバ
ス制御部４との試験を行うことができる構成とする。
ション用の汎用バスおよびそのバス制御部の診断を簡単
に行えるようにする。 【構成】 プロセッサ１とバス制御部４とを含む基本部
１０と、そのバス制御部４により制御されるオプション
用の汎用バス７とを備えた情報処理装置において、プロ
セッサ１からアクセスできかつオプション用汎用バス７
に接続されているレジスタ５を基本部１０に含み、基本
部１０の初期診断でそのレジスタ５の読み出し・書き込
み試験を行うことにより、オプション用汎用バス７とバ
ス制御部４との試験を行うことができる構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置に利用さ
れ、特に、そのバス制御部とオプション用の汎用バスと
の初期診断を簡単にできるようにした情報処理装置に関
する。
れ、特に、そのバス制御部とオプション用の汎用バスと
の初期診断を簡単にできるようにした情報処理装置に関
する。
【０００２】
【従来の技術】従来、バス制御部とオプション用の汎用
バスとを有する情報処理装置においては、初期診断で、
オプション用の汎用バスの診断を行われていなかった。
バスとを有する情報処理装置においては、初期診断で、
オプション用の汎用バスの診断を行われていなかった。
【０００３】
【発明が解決しようとする課題】前述したように、従来
の情報処理装置においては、汎用バスにはどのようなオ
プションボードが接続されるかわからないし、オプショ
ンボードが接続されるかどうかもわからないため、プロ
セッサの初期診断で、この汎用バスや、バス制御部の診
断ができず、評価のときは特別なテストプログラムを製
作し、そのプログラムを流すことにより診断しなければ
ならなかった。
の情報処理装置においては、汎用バスにはどのようなオ
プションボードが接続されるかわからないし、オプショ
ンボードが接続されるかどうかもわからないため、プロ
セッサの初期診断で、この汎用バスや、バス制御部の診
断ができず、評価のときは特別なテストプログラムを製
作し、そのプログラムを流すことにより診断しなければ
ならなかった。
【０００４】すなわち、汎用バスとバス制御部の診断を
簡単に行うことができない欠点があった。
簡単に行うことができない欠点があった。
【０００５】本発明の目的は、前記の欠点を除去するこ
とにより、汎用バスとバス制御部との初期診断を簡単に
行うことができる情報処理装置を提供することにある。
とにより、汎用バスとバス制御部との初期診断を簡単に
行うことができる情報処理装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、オプション用
の汎用バスと、内部バスに接続されたプロセッサならび
にこのプロセッサの指示により前記汎用バスおよび前記
内部バスの制御を行うバス制御部を含む基本部とを備え
た情報処理装置において、前記基本部は、前記内部バス
と前記汎用バス間に接続され前記バス制御部の制御によ
り前記内部バスまたは前記汎用バスからのデータの書き
込み、または前記内部バスまたは前記汎用バスへのデー
タの読み出しを行う記憶手段を含み、前記プロセッサ
は、前記記憶手段の書き込みデータと読み出しデータと
の比較を行う比較手段を含むことを特徴とする。
の汎用バスと、内部バスに接続されたプロセッサならび
にこのプロセッサの指示により前記汎用バスおよび前記
内部バスの制御を行うバス制御部を含む基本部とを備え
た情報処理装置において、前記基本部は、前記内部バス
と前記汎用バス間に接続され前記バス制御部の制御によ
り前記内部バスまたは前記汎用バスからのデータの書き
込み、または前記内部バスまたは前記汎用バスへのデー
タの読み出しを行う記憶手段を含み、前記プロセッサ
は、前記記憶手段の書き込みデータと読み出しデータと
の比較を行う比較手段を含むことを特徴とする。
【０００７】また、本発明は、前記記憶手段は、前記汎
用バスに接続される入出力用の記憶手段群のアドレス空
間と前記汎用バスのアドレス空間の任意のアドレス配置
を有することが好ましい。
用バスに接続される入出力用の記憶手段群のアドレス空
間と前記汎用バスのアドレス空間の任意のアドレス配置
を有することが好ましい。
【０００８】また、本発明は、前記記憶手段は、レジス
タであることが好ましい。
タであることが好ましい。
【０００９】
【作用】汎用バスと内部バス間に接続された例えばレジ
スタからなる記憶手段は、アドレス配置を例えば入出力
用レジスタならびに汎用バスのアドレス空間の任意のア
ドレスを設定できるようになっており、あたかも汎用バ
スにオプションボートが入っていることと等価になる。
スタからなる記憶手段は、アドレス配置を例えば入出力
用レジスタならびに汎用バスのアドレス空間の任意のア
ドレスを設定できるようになっており、あたかも汎用バ
スにオプションボートが入っていることと等価になる。
【００１０】従って、プロセッサの初期診断プログラム
によって、レジスタの書き込みデータと読み出しデータ
との比較試験を行うことにより、汎用バスとバス制御部
との初期診断を簡単に行うことが可能となる。
によって、レジスタの書き込みデータと読み出しデータ
との比較試験を行うことにより、汎用バスとバス制御部
との初期診断を簡単に行うことが可能となる。
【００１１】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１２】図１は本発明の一実施例の要部を示すブロ
ック構成図で、その基本部を示す。
ック構成図で、その基本部を示す。
【００１３】本実施例の基本部１０は、汎用バス７と、
内部バス３にそれぞれ接続されたプロセッサ１、メモリ
２およびバッファ６、ならびにプロセッサ１の指示によ
り汎用バス７の制御を行うバス制御部４を含む基本部１
０とを備えた情報処理装置において、本発明の特徴とす
るところの、基本部１０は、内部バス３と汎用バス７間
に接続されバス制御部４の制御によりデータの書き込み
あるいは読み出しを行う記憶手段としてのレジスタ５を
含み、プロセッサ１はレジスタ５の書き込みデータと読
み出しデータとの比較を行う図外の比較手段を含んでい
る。
内部バス３にそれぞれ接続されたプロセッサ１、メモリ
２およびバッファ６、ならびにプロセッサ１の指示によ
り汎用バス７の制御を行うバス制御部４を含む基本部１
０とを備えた情報処理装置において、本発明の特徴とす
るところの、基本部１０は、内部バス３と汎用バス７間
に接続されバス制御部４の制御によりデータの書き込み
あるいは読み出しを行う記憶手段としてのレジスタ５を
含み、プロセッサ１はレジスタ５の書き込みデータと読
み出しデータとの比較を行う図外の比較手段を含んでい
る。
【００１４】次に、本実施例の動作について図２に示す
流れ図を参照して説明する。
流れ図を参照して説明する。
【００１５】プロセッサ１は内部バス３を通して、メモ
リ２およびレジスタ５等をアクセスする。また、レジス
タ５は入出力（Ｉ／Ｏ）レジスタ群のアドレス空間と、
汎用バス７のアドレス空間の両方の任意のアドレスにマ
ッピングされている。バス制御部４は、バッファ６およ
びレジスタ５の制御、ならびに汎用バス７と内部バス３
のインタフェースの変換を行う。
リ２およびレジスタ５等をアクセスする。また、レジス
タ５は入出力（Ｉ／Ｏ）レジスタ群のアドレス空間と、
汎用バス７のアドレス空間の両方の任意のアドレスにマ
ッピングされている。バス制御部４は、バッファ６およ
びレジスタ５の制御、ならびに汎用バス７と内部バス３
のインタフェースの変換を行う。
【００１６】プロセッサ１は、電源「オン」時かリセッ
ト時に、メモリ２よりの初期診断プログラムにより初期
診断を行う。図２はプロセッサ１の汎用バス診断に関す
る初期診断プログラム例による処理手順を示す。このプ
ログラム例では大きく三つの診断を実施する。第一はレ
ジスタ５の診断であり、第二は汎用バス７からの読み出
しの診断であり、第三は汎用バス７への書き込みの診断
である。
ト時に、メモリ２よりの初期診断プログラムにより初期
診断を行う。図２はプロセッサ１の汎用バス診断に関す
る初期診断プログラム例による処理手順を示す。このプ
ログラム例では大きく三つの診断を実施する。第一はレ
ジスタ５の診断であり、第二は汎用バス７からの読み出
しの診断であり、第三は汎用バス７への書き込みの診断
である。
【００１７】その初期診断プログラムの中で、先ずはレ
ジスタ５の診断の実施であり、入出力レジスタ群のアド
レス空間にマッピングされたレジスタ５のアドレスを用
い内部バス３を介して、レジスタ５にある値のデータを
書き込む（ステップＳ１）。その後同じアドレスを用い
内部バス３を介してレジスタ５のデータを読み出す（ス
テップＳ２）。そしてそのときの読み出しデータと書き
込みデータとが一致しているかを比較する（ステップＳ
３）。一致していればレジスタ５の読み出し・書き込み
の診断が終了したことになり、次の処理に移る。一致し
ていなかったらエラー処理プログラムを実行し、レジス
タ５の読み出し・書き込みに不具合があることを表示す
る。
ジスタ５の診断の実施であり、入出力レジスタ群のアド
レス空間にマッピングされたレジスタ５のアドレスを用
い内部バス３を介して、レジスタ５にある値のデータを
書き込む（ステップＳ１）。その後同じアドレスを用い
内部バス３を介してレジスタ５のデータを読み出す（ス
テップＳ２）。そしてそのときの読み出しデータと書き
込みデータとが一致しているかを比較する（ステップＳ
３）。一致していればレジスタ５の読み出し・書き込み
の診断が終了したことになり、次の処理に移る。一致し
ていなかったらエラー処理プログラムを実行し、レジス
タ５の読み出し・書き込みに不具合があることを表示す
る。
【００１８】次からが汎用バス制御部４と汎用バス７の
診断であり、最初に汎用バス７からの読み出しの診断を
実施する。まず入出力レジスタ群のアドレス空間にマッ
ピングされたレジスタ５のアドレスを用い内部バス３を
介して、レジスタ５にある値を書き込む（ステップＳ
４）。次に、今度は汎用バス７のアドレス空間にマッピ
ングされたレジスタ５のアドレスを用い汎用バス７を介
して、レジスタ５からデータを読み出す（ステップＳ
５）。そしてそのときの読み出しデータと書き込みデー
タとが一致しているかを比較する（ステップＳ６）。一
致していれば汎用バス７からの読み出しの診断が終了し
たことになり、次の処理に移る。一致していなかったら
エラー処理プログラムを実行し、汎用バス７からの読み
出しに不具合があることを表示する。
診断であり、最初に汎用バス７からの読み出しの診断を
実施する。まず入出力レジスタ群のアドレス空間にマッ
ピングされたレジスタ５のアドレスを用い内部バス３を
介して、レジスタ５にある値を書き込む（ステップＳ
４）。次に、今度は汎用バス７のアドレス空間にマッピ
ングされたレジスタ５のアドレスを用い汎用バス７を介
して、レジスタ５からデータを読み出す（ステップＳ
５）。そしてそのときの読み出しデータと書き込みデー
タとが一致しているかを比較する（ステップＳ６）。一
致していれば汎用バス７からの読み出しの診断が終了し
たことになり、次の処理に移る。一致していなかったら
エラー処理プログラムを実行し、汎用バス７からの読み
出しに不具合があることを表示する。
【００１９】今度は汎用バス７への書き込みの診断の実
施である。汎用バス７のアドレス空間にマッピングされ
たレジスタ５のアドレスを用い汎用バス７を介して、レ
ジスタ５へある値のデータを書き込む（ステップＳ
７）。次に、入出力レジスタ群のアドレス空間にマッピ
ングされたレジスタ５のアドレスを用い内部バス３を介
して、レジスタ５からデータを読み出す（ステップＳ
８）。そしてそのときの読み出しデータと書き込みデー
タとが一致しているかを比較する（ステップＳ９）。一
致していれば汎用バス７への書き込みの診断が終了した
ことになり、次の処理に移る。一致していなかったらエ
ラー処理プログラムを実行し、汎用バス７への書き込み
に不具合があることを表示する。
施である。汎用バス７のアドレス空間にマッピングされ
たレジスタ５のアドレスを用い汎用バス７を介して、レ
ジスタ５へある値のデータを書き込む（ステップＳ
７）。次に、入出力レジスタ群のアドレス空間にマッピ
ングされたレジスタ５のアドレスを用い内部バス３を介
して、レジスタ５からデータを読み出す（ステップＳ
８）。そしてそのときの読み出しデータと書き込みデー
タとが一致しているかを比較する（ステップＳ９）。一
致していれば汎用バス７への書き込みの診断が終了した
ことになり、次の処理に移る。一致していなかったらエ
ラー処理プログラムを実行し、汎用バス７への書き込み
に不具合があることを表示する。
【００２０】
【発明の効果】以上説明したように、本発明によるバス
診断方式によれば、あたかも汎用バスにオプションボー
ドが入っているように見せるとこができるレジスタを、
自ら有することにより、プロセッサの初期診断プログラ
ムによって、汎用バスや汎用バス制御部の診断を簡単に
行うことができ、その効果は大である。
診断方式によれば、あたかも汎用バスにオプションボー
ドが入っているように見せるとこができるレジスタを、
自ら有することにより、プロセッサの初期診断プログラ
ムによって、汎用バスや汎用バス制御部の診断を簡単に
行うことができ、その効果は大である。
【図１】本発明の一実施例を示すブロック構成図。
【図２】そのプロセッサ１の汎用バス診断に関する初期
診断プログラム例による処理手順を示す流れ図。
診断プログラム例による処理手順を示す流れ図。
１ プロセッサ ２ メモリ ３ 内部バス ４ バス制御部 ５ レジスタ ６ バッファ ７ 汎用バス １０ 基本部 Ｓ１〜Ｓ９ ステップ
Claims (3)
- 【請求項１】 オプション用の汎用バスと、内部バスに
接続されたプロセッサならびにこのプロセッサの指示に
より前記汎用バスおよび前記内部バスの制御を行うバス
制御部を含む基本部とを備えた情報処理装置において、 前記基本部は、前記内部バスと前記汎用バス間に接続さ
れ前記バス制御部の制御により前記内部バスまたは前記
汎用バスからのデータの書き込み、または前記内部バス
または前記汎用バスへのデータの読み出しを行う記憶手
段を含み、 前記プロセッサは、前記記憶手段の書き込みデータと読
み出しデータとの比較を行う比較手段を含むことを特徴
とする情報処理装置。 - 【請求項２】 前記記憶手段は、前記汎用バスに接続さ
れる入出力用の記憶手段群のアドレス空間と前記汎用バ
スのアドレス空間の任意のアドレス配置を有する請求項
１記載の情報処理装置。 - 【請求項３】 前記記憶手段は、レジスタである請求項
１または請求項２記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005104A JPH05189332A (ja) | 1992-01-14 | 1992-01-14 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4005104A JPH05189332A (ja) | 1992-01-14 | 1992-01-14 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189332A true JPH05189332A (ja) | 1993-07-30 |
Family
ID=11602061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4005104A Pending JPH05189332A (ja) | 1992-01-14 | 1992-01-14 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415419B1 (en) | 1998-04-14 | 2002-07-02 | Nec Corporation | Semiconductor integrated circuit device and circuit designing method therefor |
-
1992
- 1992-01-14 JP JP4005104A patent/JPH05189332A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415419B1 (en) | 1998-04-14 | 2002-07-02 | Nec Corporation | Semiconductor integrated circuit device and circuit designing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05189332A (ja) | 情報処理装置 | |
| JP2578182B2 (ja) | デ−タ処理装置及びデ−タ処理システム | |
| JP3036449B2 (ja) | メモリ診断装置 | |
| JPS63155347A (ja) | メモリ診断補助回路 | |
| JPH058646U (ja) | メモリ装置 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPH07110790A (ja) | メモリ診断装置 | |
| JPH0256644A (ja) | マイクロプロセッサ用デバッグ装置 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JPS6029131B2 (ja) | 診断方式 | |
| JPH04305783A (ja) | マイクロコンピュータ | |
| JP2884620B2 (ja) | ディジタル画像処理装置 | |
| JPH0322041A (ja) | リアル・タイム・トレーサー | |
| JPS62293452A (ja) | メモリｉｃ診断回路 | |
| JPH04310140A (ja) | 計算機システム | |
| JPS6286425A (ja) | 磁気デイスク制御装置 | |
| JPH08272603A (ja) | データ処理装置 | |
| JPH03182949A (ja) | 計算機システムにおける主記憶装置の診断方式 | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPH0764856A (ja) | メモリアクセス制御回路 | |
| JPH05120151A (ja) | メモリ診断回路 | |
| JPH0296257A (ja) | 主記憶装置の診断方式 | |
| JPH0328936A (ja) | 情報処理装置の試験診断方式 | |
| JPH05151020A (ja) | デイジタル信号処理装置 | |
| JPH02309436A (ja) | メモリ制御方式 |