JPH01310404A - 試験装置 - Google Patents
試験装置Info
- Publication number
- JPH01310404A JPH01310404A JP63140603A JP14060388A JPH01310404A JP H01310404 A JPH01310404 A JP H01310404A JP 63140603 A JP63140603 A JP 63140603A JP 14060388 A JP14060388 A JP 14060388A JP H01310404 A JPH01310404 A JP H01310404A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- step signal
- level
- control
- actuator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Testing Of Devices, Machine Parts, Or Other Structures Thereof (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、試験装置に関する。
(従来の技術)
工業プラントの機器を制御する制御装置を設置したとき
、実際に制御装置が対象機器を制御している状態で、制
御装置の制御特性が最適になるように、制御装置を調整
する作業を行なう。
、実際に制御装置が対象機器を制御している状態で、制
御装置の制御特性が最適になるように、制御装置を調整
する作業を行なう。
この調整作業の1つに、制御装置が構成する制御ループ
に外乱を与えて、その外乱の静定時間を調整する作業が
あり、かかる!I!J整作業は、従来。
に外乱を与えて、その外乱の静定時間を調整する作業が
あり、かかる!I!J整作業は、従来。
例えば第2図に示すような状況で行なわれていた。
制御装置100は、電動弁等のアクチュエータ200を
制御するものであり、設定器1より発生されたアクチュ
エータ200の設定値a、および、アクチュエータ20
0からのフィードバック信号すは、偏差演算器2に入力
されている。
制御するものであり、設定器1より発生されたアクチュ
エータ200の設定値a、および、アクチュエータ20
0からのフィードバック信号すは、偏差演算器2に入力
されている。
偏差演算器2は、設定値aとフィードバック信号すの偏
差を算出し、その演算結果を制御偏差信号Cとして制御
器3に出力している。
差を算出し、その演算結果を制御偏差信号Cとして制御
器3に出力している。
制御器3は、所定のPID制御演算を実行し、制御偏差
信号CがOになる方向の制御信号dを形成するものであ
り、その制御信号dは加算器4の一入力端に加えられて
おり、この加算器4の出力信号eが、アクチュエータ要
求信号fとしてアクチュエータ200に出力されている
。
信号CがOになる方向の制御信号dを形成するものであ
り、その制御信号dは加算器4の一入力端に加えられて
おり、この加算器4の出力信号eが、アクチュエータ要
求信号fとしてアクチュエータ200に出力されている
。
これにより、アクチュエータ200が、設定器lの設定
値aに一致するように制御される。
値aに一致するように制御される。
このように、制御装置100がアクチュエータ200を
フィードバック制御している状態で、その制御ループに
外乱を与えるとき、制御装置100の試験信号入力端子
に試験用のステップ信号fを発生する試験用ステップ信
号発生器300を接続し、任意のタイミングで試験用ス
テップ信号発生器300を作動して、制御装fi100
にステップ信号fを印加する。
フィードバック制御している状態で、その制御ループに
外乱を与えるとき、制御装置100の試験信号入力端子
に試験用のステップ信号fを発生する試験用ステップ信
号発生器300を接続し、任意のタイミングで試験用ス
テップ信号発生器300を作動して、制御装fi100
にステップ信号fを印加する。
試験信号入力端子は、加算器4の他入力端に接続されて
おり、したがって、このステップ信号eは加算器4で制
御信号Cと加算され、その結果、アクチュエータ要求信
号eには、制御器3から出力される制御信号dにステッ
プ信号eを重畳した信号があられれ、これによって、ア
クチュエータ200の動作には、ステップ信号eに応じ
た変動が一時的にあられれる。
おり、したがって、このステップ信号eは加算器4で制
御信号Cと加算され、その結果、アクチュエータ要求信
号eには、制御器3から出力される制御信号dにステッ
プ信号eを重畳した信号があられれ、これによって、ア
クチュエータ200の動作には、ステップ信号eに応じ
た変動が一時的にあられれる。
この変動は、フィードバック信号すにより制御装置lo
oに検知され、それにより、この変動を静定するように
制御器3が作用するので、アクチュエータ200の変動
が静定される。
oに検知され、それにより、この変動を静定するように
制御器3が作用するので、アクチュエータ200の変動
が静定される。
ところで、このような外乱試験を行なう場合、試験信号
を発生する試験用ステップ信号発生器300としては、
汎用のステップ信号発生器が用いられており、通常は、
制御信号dの10%程度のレベルに設定されている。
を発生する試験用ステップ信号発生器300としては、
汎用のステップ信号発生器が用いられており、通常は、
制御信号dの10%程度のレベルに設定されている。
(発明が解決しようとする課題)
ところが、そのような試験用ステップ信号発生器300
の出力レベルの設定を菖り、例えば、通常よりも1桁大
きい値を設定したような場合、その試験信号によりアク
チュエータ200が予期せぬ動作を行ない、アクチュエ
ータ200が破損したり、アクチュエータ200により
調整されているプロセス量、例えば、流体の流量が大き
く変動して下流側に大きな影響を与えるという不都合を
生じることがあった。
の出力レベルの設定を菖り、例えば、通常よりも1桁大
きい値を設定したような場合、その試験信号によりアク
チュエータ200が予期せぬ動作を行ない、アクチュエ
ータ200が破損したり、アクチュエータ200により
調整されているプロセス量、例えば、流体の流量が大き
く変動して下流側に大きな影響を与えるという不都合を
生じることがあった。
本発明は、このような実情に鑑みてなされたもので、試
験信号のレベルが誤設定された場合でも、制御対象に与
える影響を最小限に抑制できる試験装置を提供すること
を目的としている。
験信号のレベルが誤設定された場合でも、制御対象に与
える影響を最小限に抑制できる試験装置を提供すること
を目的としている。
[発明の構成]
(課題を解決するための手段)
本発明は、試験用信号のレベル範囲を規制するリミッタ
回路を備えたものである。
回路を備えたものである。
(作用)
したがって、試験用信号のレベル設定を誤った場合でも
、制御ループに印加される試験用信号のレベルが一定値
に抑制されるので、制御対象に悪影響を及ぼすことが防
止される。
、制御ループに印加される試験用信号のレベルが一定値
に抑制されるので、制御対象に悪影響を及ぼすことが防
止される。
(実施例)
以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。
に説明する。
第1図は、本発明の一実施例にかかる制御系を示してい
る。なお、同図において第2図と同一部分には同一符号
を付している。
る。なお、同図において第2図と同一部分には同一符号
を付している。
制御装置100において、試験信号入力端子と、加算器
4の他入力端の間に、ステップ信号fのレベルの上限値
および下限値を、標準的なステップ信号レベルに制限す
るリミッタ回路10が配設されている。
4の他入力端の間に、ステップ信号fのレベルの上限値
および下限値を、標準的なステップ信号レベルに制限す
るリミッタ回路10が配設されている。
また、リミッタ回路10の制限値(上限値、下限値)は
、試験時のステップ応答に関し、制御系に問題ない印加
ステップ信号の最大値を、予め設計段階で評価、検討す
ることで設定されている。
、試験時のステップ応答に関し、制御系に問題ない印加
ステップ信号の最大値を、予め設計段階で評価、検討す
ることで設定されている。
以上の構成で、制御装ff1looがアクチュエータ2
00を制御している状態で、試験用ステップ信号発生器
300よりステップ信号fを発生すると、そのステップ
信号fのレベルが、リミッタ回路10の設定範囲を超え
ていない場合には、そのステップ信号fが、そのままス
テップ信号f′として加算器4に印加される。
00を制御している状態で、試験用ステップ信号発生器
300よりステップ信号fを発生すると、そのステップ
信号fのレベルが、リミッタ回路10の設定範囲を超え
ていない場合には、そのステップ信号fが、そのままス
テップ信号f′として加算器4に印加される。
一方、ステップ信号fのレベルが、リミッタ回路10の
設定範囲を超えている場合には、その設定範囲の制限値
にステップ信号fのレベルが抑制され、その状態のステ
ップ信号f′が加算器4に印加される。
設定範囲を超えている場合には、その設定範囲の制限値
にステップ信号fのレベルが抑制され、その状態のステ
ップ信号f′が加算器4に印加される。
これにより、試験用ステップ信号発生器300に設定さ
れているレベルが標準的な値を超えた場合でも、実際に
制御ループに印加される外乱ステップ信号が、規定の制
限値に抑えられるので、アクチュエータ200が予期せ
ぬ動作をすることが防止される。
れているレベルが標準的な値を超えた場合でも、実際に
制御ループに印加される外乱ステップ信号が、規定の制
限値に抑えられるので、アクチュエータ200が予期せ
ぬ動作をすることが防止される。
ところで、上述した実施例では、外乱信号のステップ信
号を制御器の出力信号に印加しているが、この外乱信号
の印加点は、制御ループのそれ以外の点に設定できる。
号を制御器の出力信号に印加しているが、この外乱信号
の印加点は、制御ループのそれ以外の点に設定できる。
例えば、設定器の出力信号に印加したり、アクチュエー
タからのフィードバック信号に印加することもできる。
タからのフィードバック信号に印加することもできる。
そして、そのいずれの場合にも、本発明を同様にして適
用できる。
用できる。
また、上述した実施例では、外乱信号としてステップ信
号を印加しているが、外乱信号としては、これ以外に、
徐々にレベルが大きくなるランプ信号、発生している時
間が非常に短いインパルス信号、あるいは、正弦波信号
等も用いられことがあり、そのいずれの場合にも、本発
明を同様にして適用できる。
号を印加しているが、外乱信号としては、これ以外に、
徐々にレベルが大きくなるランプ信号、発生している時
間が非常に短いインパルス信号、あるいは、正弦波信号
等も用いられことがあり、そのいずれの場合にも、本発
明を同様にして適用できる。
[発明の効果]
以上説明したように、本発明によれば、制御ループに印
加する試験用信号のレベル範囲を規制するリミッタ回路
を備えたので、試験用信号のレベル設定を誤った場合で
も、制御ループに印加される試験用信号のレベルが一定
値に抑ff1lJされるので、制御対象に悪影響を及ぼ
すことが防止されるという効果を得る。
加する試験用信号のレベル範囲を規制するリミッタ回路
を備えたので、試験用信号のレベル設定を誤った場合で
も、制御ループに印加される試験用信号のレベルが一定
値に抑ff1lJされるので、制御対象に悪影響を及ぼ
すことが防止されるという効果を得る。
第1図は本発明の一実施例にかかる制御系を示すブロッ
ク図、第2図は従来例を示すブロック図である。 10・・・リミッタ回路。
ク図、第2図は従来例を示すブロック図である。 10・・・リミッタ回路。
Claims (1)
- 制御装置の制御特性を評価するために制御ループに試験
用信号を印加する試験装置において、前記試験用信号の
レベル範囲を規制するリミッタ回路を備えたことを特徴
とする試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140603A JPH01310404A (ja) | 1988-06-09 | 1988-06-09 | 試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140603A JPH01310404A (ja) | 1988-06-09 | 1988-06-09 | 試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01310404A true JPH01310404A (ja) | 1989-12-14 |
Family
ID=15272547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140603A Pending JPH01310404A (ja) | 1988-06-09 | 1988-06-09 | 試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01310404A (ja) |
-
1988
- 1988-06-09 JP JP63140603A patent/JPH01310404A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0437445B2 (ja) | ||
| CA2034474A1 (en) | Apparatus and method for preventing runaway of the integral term of a proportional plus integral controller | |
| US4280083A (en) | Apparatus for limiting acceleration in a servosystem | |
| EP1004060B1 (en) | Method for preventing windup in pid controllers employing nonlinear gain | |
| JPH01310404A (ja) | 試験装置 | |
| RU2103715C1 (ru) | Способ формирования пи-закона регулирования | |
| GB921294A (en) | Control system for electrical generating units | |
| JPH01279304A (ja) | サーボ制御系の積分比例補償器 | |
| JP4106758B2 (ja) | プラントの基本プログラム自動調整方法 | |
| JPH0720904A (ja) | プロセス制御装置のリミッタ設定装置 | |
| JP4360900B2 (ja) | 原子力発電プラントにおける圧力制御装置 | |
| CN117231592B (zh) | 液压恒压控制方法、装置、控制器及液压系统 | |
| SU1229508A1 (ru) | Способ автоматического регулировани энергоблока | |
| JPS63121798A (ja) | 原子力プラントの負荷追従制御装置 | |
| JPS61190602A (ja) | 調節装置 | |
| JPH06102902A (ja) | プロセス制御装置 | |
| JPS58168103A (ja) | フイ−ドバツク制御方式 | |
| JPH0458003A (ja) | タービン制御装置 | |
| JPH0495849A (ja) | タービン弁テスト装置 | |
| JP3015523B2 (ja) | プロセス制御装置 | |
| JPS5986493A (ja) | 電動機の速度制御装置 | |
| JPS61237104A (ja) | プロセス制御方法 | |
| JPH09282001A (ja) | 手動切替え機能を有する制御装置 | |
| JP2822427B2 (ja) | プロセス制御方法 | |
| JP3015553B2 (ja) | 補完フィードバック制御装置 |