JPH04130945A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04130945A JPH04130945A JP25264590A JP25264590A JPH04130945A JP H04130945 A JPH04130945 A JP H04130945A JP 25264590 A JP25264590 A JP 25264590A JP 25264590 A JP25264590 A JP 25264590A JP H04130945 A JPH04130945 A JP H04130945A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- transfer
- image data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
- Image Input (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置、特に、スキャナ・インタフェー
スを持つ情報処理装置に関する。
スを持つ情報処理装置に関する。
一般に、スキャナ・インタフェースを持つ情報処理装置
において、スキャナ装置から読込んだ画像データをシス
テム・メモリへ転送する場合、第４図に示すように、シ
ステム・メモリ全体をメモリ領域水平サイズで決められ
た平面として扱い、その中に矩形領域水平サイズと矩形
領域垂直サイズと先頭アドレスとで決められた平面を指
定し、その矩形領域に対して画像データを書込む。
において、スキャナ装置から読込んだ画像データをシス
テム・メモリへ転送する場合、第４図に示すように、シ
ステム・メモリ全体をメモリ領域水平サイズで決められ
た平面として扱い、その中に矩形領域水平サイズと矩形
領域垂直サイズと先頭アドレスとで決められた平面を指
定し、その矩形領域に対して画像データを書込む。
このように矩形領域に対して転送されたデータの処理は
、そのシステムにより異なり、画面表示されたり、印刷
されたり、ファイルに記憶されたりする。
、そのシステムにより異なり、画面表示されたり、印刷
されたり、ファイルに記憶されたりする。
従来の一例を第３図に示す。
情報処理装置の外部に接続されたスキャナ装置６により
読込まれた画像データは、スキャナ・インタフェース４
に引取られ、中央処理装置１によってあらかじめ転送先
の先頭アドレスを設定されていたＤＭＡコントローラ５
により、−ライン分のデータがスキャナ・インタフェー
ス４からシステム・メモリ２へ転送される。
読込まれた画像データは、スキャナ・インタフェース４
に引取られ、中央処理装置１によってあらかじめ転送先
の先頭アドレスを設定されていたＤＭＡコントローラ５
により、−ライン分のデータがスキャナ・インタフェー
ス４からシステム・メモリ２へ転送される。
転送終了後中央処理装置ｌは次のラインの先頭アドレス
を計算し再度ＤＭＡコントローラ５に設定する。以上の
動作を繰返すことにより一画面分の画像データをシステ
ム・メモリ２内の矩形領域へ転送していた。
を計算し再度ＤＭＡコントローラ５に設定する。以上の
動作を繰返すことにより一画面分の画像データをシステ
ム・メモリ２内の矩形領域へ転送していた。
従来の情報処理装置は、−ライン分のデータ転送毎に中
央処理装置により次ラインの先頭アドレスを計算し、Ｄ
ＭＡコントローラに設定しなければならない為、一画面
分の画像データを転送する速度は遅く、又この間中央処
理装置の処理性能が低下するという欠点があった。
央処理装置により次ラインの先頭アドレスを計算し、Ｄ
ＭＡコントローラに設定しなければならない為、一画面
分の画像データを転送する速度は遅く、又この間中央処
理装置の処理性能が低下するという欠点があった。
本発明の目的は以上の欠点を解消して、画像データの転
送速度を高速化し、画像データ転送中でも中央処理装置
が他の処理を実行可能な情報処理装置を提供することに
ある。
送速度を高速化し、画像データ転送中でも中央処理装置
が他の処理を実行可能な情報処理装置を提供することに
ある。
本発明の情報処理装置は、ＤＭＡコントローラがデータ
転送するたびに発生するカウント信号と転送先のアドレ
スを発生するアドレス・カウンタと、システム・メモリ
の水平サイズを設定するメモリ領域水平ピッチ・レジス
タと、システム・メモリ内のデータを書込む領域の水平
サイズを設定する矩形領域水平ピッチ・レジスタと、転
送先の先頭アドレスを設定する先頭アドレス・レジスタ
と、−ライン分のデータ転送の終了を認識するラインエ
ンド処理部と、アドレス・カウンタやラインエンド処理
部に対して次ラインの転送を行う為に新しいデータを設
定するタイミング信号を発生するロード・ライミング発
生部と、先頭アドレス・レジスタの値にメモリ領域水平
ピッチ・レジスタの値を加算し、その結果を出力する加
算器と、加算器の出力結果かデータ・バスの値かを選択
するデータ・セレクタと、ラインエンド処理部からの信
号かコマンド・バスの信号かを選択するコマンド・セレ
クタとを含んで構成される。
転送するたびに発生するカウント信号と転送先のアドレ
スを発生するアドレス・カウンタと、システム・メモリ
の水平サイズを設定するメモリ領域水平ピッチ・レジス
タと、システム・メモリ内のデータを書込む領域の水平
サイズを設定する矩形領域水平ピッチ・レジスタと、転
送先の先頭アドレスを設定する先頭アドレス・レジスタ
と、−ライン分のデータ転送の終了を認識するラインエ
ンド処理部と、アドレス・カウンタやラインエンド処理
部に対して次ラインの転送を行う為に新しいデータを設
定するタイミング信号を発生するロード・ライミング発
生部と、先頭アドレス・レジスタの値にメモリ領域水平
ピッチ・レジスタの値を加算し、その結果を出力する加
算器と、加算器の出力結果かデータ・バスの値かを選択
するデータ・セレクタと、ラインエンド処理部からの信
号かコマンド・バスの信号かを選択するコマンド・セレ
クタとを含んで構成される。
以下本発明につき図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
中央処理装置１は、データ転送前にＤＭＡコントローラ
５やアドレス発生部３に対して初期設定を行う。その後
スキャナ装置６をスタートさせ画像を読取り、スキャナ
・インタフェース４へ画像データが送られるとＤＭＡコ
ントローラらが動作し、スキャナ・インタフェース４か
らデータ・バス８を通りシステム・メモリ２へ画像デー
タが転送される。
５やアドレス発生部３に対して初期設定を行う。その後
スキャナ装置６をスタートさせ画像を読取り、スキャナ
・インタフェース４へ画像データが送られるとＤＭＡコ
ントローラらが動作し、スキャナ・インタフェース４か
らデータ・バス８を通りシステム・メモリ２へ画像デー
タが転送される。
この時ＤＭＡコントローラ５はスキャナ・インタフェー
ス４に対するデータリードコマンド及びシステム・メモ
リ２に対するデータライトコマンドをコマンド・バス９
へ送出する。又システム・メモリ２に対するアドレスは
、アドレス発生部３からアドレス・バス７へ送出された
値を使用する８以上の動作で１回の転送が終了し、同時
にＤＭＡコントローラ５から発生したカウント信号１０
により、アドレス発生部３は次転送時のアドレスを準備
する。
ス４に対するデータリードコマンド及びシステム・メモ
リ２に対するデータライトコマンドをコマンド・バス９
へ送出する。又システム・メモリ２に対するアドレスは
、アドレス発生部３からアドレス・バス７へ送出された
値を使用する８以上の動作で１回の転送が終了し、同時
にＤＭＡコントローラ５から発生したカウント信号１０
により、アドレス発生部３は次転送時のアドレスを準備
する。
以上の処理は、一画面分の画像データがシステム・メモ
リ２の矩形領域へ全て転送されるまで繰返される。又、
この間中央処理装置１は他の処理をしていることが可能
である。
リ２の矩形領域へ全て転送されるまで繰返される。又、
この間中央処理装置１は他の処理をしていることが可能
である。
第２図は第１図のアドレス発生部３の詳細ブロック図で
ある。
ある。
データ転送前に中央処理装置１により、先頭アドレス・
レジスタ２２．メモリ領域水平ピッチ・レジスタ１３．
矩形領域水平ピッチ・レジスタ１１は初期設定される。
レジスタ２２．メモリ領域水平ピッチ・レジスタ１３．
矩形領域水平ピッチ・レジスタ１１は初期設定される。
この時データ・セレクタ２５はデータ・バス８の値を選
び先頭アドレス・レジスタ２２へ送出している。又コマ
ンド・セレクタ２６はコマンド・バス９の値を選び先頭
アドレス・レジスタ２２へ送出している。
び先頭アドレス・レジスタ２２へ送出している。又コマ
ンド・セレクタ２６はコマンド・バス９の値を選び先頭
アドレス・レジスタ２２へ送出している。
先頭アドレス・レジスタ２２の初期設定時には同時にア
ドレス・カウンタ１８にも同一の値がロード信号１６に
そり設定される。又、矩形領域水平ピッチ・レジスタ１
１の初期設定時には同時にラインエンド処理部１４にも
同一の値がロード信号１６により設定される。画像デー
タ転送中は、−回転送するたびにカウント信号１０が発
生し、アドレス・カウンタ１８はカウントアツプされ、
ラインエンド処理部１４においてはカウントダウンされ
る。
ドレス・カウンタ１８にも同一の値がロード信号１６に
そり設定される。又、矩形領域水平ピッチ・レジスタ１
１の初期設定時には同時にラインエンド処理部１４にも
同一の値がロード信号１６により設定される。画像デー
タ転送中は、−回転送するたびにカウント信号１０が発
生し、アドレス・カウンタ１８はカウントアツプされ、
ラインエンド処理部１４においてはカウントダウンされ
る。
これを繰返し一ラインの最終データを転送した時、ライ
ンエンド処理部１４から、ラインエンド信号１７が出力
されこれにより先頭アドレス１９とメモリ領域水平ピッ
チ２１の加算結果２４、すなわち次ラインの先頭アドレ
スの値が先頭アドレス・レジスタ２２に設定される。
ンエンド処理部１４から、ラインエンド信号１７が出力
されこれにより先頭アドレス１９とメモリ領域水平ピッ
チ２１の加算結果２４、すなわち次ラインの先頭アドレ
スの値が先頭アドレス・レジスタ２２に設定される。
その後、ラインエンド信号１７を受けたロード・タイミ
ング発生部１５がロード信号１６を出力し、新しい先頭
アドレス１９をアドレス・カウンタ１８に設定し、矩形
領域水平ピッチをラインエンド処理部１４に設定して次
ラインの画像データ転送準備を行う。
ング発生部１５がロード信号１６を出力し、新しい先頭
アドレス１９をアドレス・カウンタ１８に設定し、矩形
領域水平ピッチをラインエンド処理部１４に設定して次
ラインの画像データ転送準備を行う。
以上の処理を繰返し行うことにより一画面分の画像デー
タを転送することができる。
タを転送することができる。
以上説明したように、本発明の情報処理装置は、画像デ
ータの転送速度を高速化でき画像データ転送中でも中央
処理装置は他の処理を実行できるという効果を得ること
ができる。
ータの転送速度を高速化でき画像データ転送中でも中央
処理装置は他の処理を実行できるという効果を得ること
ができる。
第１図は本発明の一実施例のブロック図、第２図は第１
図に示したアドレス発生部の詳細ブロック図、第３図は
従来の一例を示すブロック図、第４図は矩形領域の説明
図である。 １・・・中央処理装置、２・・・システム・メモリ、３
・・・アドレス発生部、４・・・スキャナ・インタフェ
ース、５・・・ＤＭＡコントローラ、６・・・スキャナ
装置、７・・・アドレス・バス、８・・・データ・バス
、９・・・コマンド・バス、１０・・・カウント信号、
１１・・・矩形領域水平ピッチ・レジスタ、１２・・・
矩形領域水平ピッチ、１３・・・メモリ領域水平ピッチ
、１４・・・ラインエンド処理部、１５・・・ロード・
タイミング発生部、１６・・・ロード信号、１７・・・
ラインエンド信号、１８・・・アドレス・カウンタ、１
９・・・先頭アドレス、２０・・・加算器、２１・・・
メモリ領域水平ピッチ、２２・・・先頭アドレス・レジ
スタ、２３・・・データ・セレクタ出力、２４・・・加
算結果、２５・・・データ・セレクタ、２６・・・コマ
ンド・セレクタ。
図に示したアドレス発生部の詳細ブロック図、第３図は
従来の一例を示すブロック図、第４図は矩形領域の説明
図である。 １・・・中央処理装置、２・・・システム・メモリ、３
・・・アドレス発生部、４・・・スキャナ・インタフェ
ース、５・・・ＤＭＡコントローラ、６・・・スキャナ
装置、７・・・アドレス・バス、８・・・データ・バス
、９・・・コマンド・バス、１０・・・カウント信号、
１１・・・矩形領域水平ピッチ・レジスタ、１２・・・
矩形領域水平ピッチ、１３・・・メモリ領域水平ピッチ
、１４・・・ラインエンド処理部、１５・・・ロード・
タイミング発生部、１６・・・ロード信号、１７・・・
ラインエンド信号、１８・・・アドレス・カウンタ、１
９・・・先頭アドレス、２０・・・加算器、２１・・・
メモリ領域水平ピッチ、２２・・・先頭アドレス・レジ
スタ、２３・・・データ・セレクタ出力、２４・・・加
算結果、２５・・・データ・セレクタ、２６・・・コマ
ンド・セレクタ。
Claims (1)
- 情報処理装置の制御を行う中央処理装置と、情報処理装
置内のデータを記憶するシステム・メモリと、スキャナ
装置を接続する為のスキャナ・インタフェースと、スキ
ャナ・インタフェースからシステム・メモリへ中央処理
装置を介さずにデータを転送するＤＭＡ（ダイレクト・
メモリ・アクセス）コントローラと、データ転送やコマ
ンドの設定等に使用されるアドレス・バスと、データバ
スと、コマンド・バスとを有し、情報処理装置の外部に
接続されたスキャナ装置からの画像データをスキャナ・
インタフェースで受け、ＤＭＡコントローラによりスキ
ャナ・インタフェースからシステム・メモリへ画像デー
タを転送する情報処理装置において、ＤＭＡコントロー
ラがデータ転送するたびに発生するカウント信号と転送
先のアドレスを発生するアドレス・カウンタと、システ
ム・メモリの水平サイズを設定するメモリ領域水平ピッ
チ・レジスタと、システム・メモリ内のデータを書込む
領域の水平サイズを設定する矩形領域水平ピッチ・レジ
スタと、転送先の先頭アドレスを設定する先頭アドレス
・レジスタと、一ライン分のデータ転送の終了を認識す
るラインエンド処理部と、アドレス・カウンタやライン
エンド処理部に対して次ラインの転送を行う為に新しい
データを設定するタイミング信号を発生するロード・タ
イミング発生部と、先頭アドレス・レジスタの値にメモ
リ領域水平ピッチ・レジスタの値を加算しその結果を出
力する加算器と、加算器の出力結果とデータ・バスの値
とから選択するデータ・セレクタと、ラインエインド処
理部からの信号とコマンド・バスの信号とから選択する
コマンド・セレクタとを有するアドレス発生部とを備え
ることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25264590A JPH04130945A (ja) | 1990-09-21 | 1990-09-21 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25264590A JPH04130945A (ja) | 1990-09-21 | 1990-09-21 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130945A true JPH04130945A (ja) | 1992-05-01 |
Family
ID=17240237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25264590A Pending JPH04130945A (ja) | 1990-09-21 | 1990-09-21 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209552A (ja) * | 2005-01-28 | 2006-08-10 | Sharp Corp | 転送装置、画像転送システム、転送装置の制御方法、転送装置の制御プログラム、および転送装置の制御プログラムが記録された記録媒体 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398056A (ja) * | 1986-10-14 | 1988-04-28 | Fujitsu Ltd | Ｄｍａ制御回路 |
| JPH01230157A (ja) * | 1987-11-24 | 1989-09-13 | Ricoh Co Ltd | Ｄｍａコントローラ |
-
1990
- 1990-09-21 JP JP25264590A patent/JPH04130945A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6398056A (ja) * | 1986-10-14 | 1988-04-28 | Fujitsu Ltd | Ｄｍａ制御回路 |
| JPH01230157A (ja) * | 1987-11-24 | 1989-09-13 | Ricoh Co Ltd | Ｄｍａコントローラ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006209552A (ja) * | 2005-01-28 | 2006-08-10 | Sharp Corp | 転送装置、画像転送システム、転送装置の制御方法、転送装置の制御プログラム、および転送装置の制御プログラムが記録された記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549642B2 (ja) | 画像処理装置 | |
| US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
| JPS5910084A (ja) | デ−タ転送装置 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| JPH05224866A (ja) | グラフィック情報処理システム | |
| JP2003241917A (ja) | 画像処理装置、画像処理方法、プログラム及び記憶媒体 | |
| JPH0465777A (ja) | 画像データ転送方式 | |
| JPS6045458B2 (ja) | 画像端末装置用外部メモリ制御方式 | |
| JP2537851B2 (ja) | 画像変倍処理装置 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPS607265A (ja) | イメ−ジ処理装置 | |
| JPH05309875A (ja) | 印刷処理装置 | |
| KR940005003Y1 (ko) | 직접 메모리 억세스 시스템 | |
| JPH05221041A (ja) | プリンタ装置 | |
| JPS59123987A (ja) | イメ−ジ・メモリのプリント・デ−タ展開方法 | |
| JPH0981722A (ja) | 画像処理方法及び装置 | |
| JPH0432978A (ja) | 画像処理装置 | |
| JPS6163461A (ja) | プリンタバツフア | |
| JPH01210991A (ja) | 表示装置のビジー制御回路 | |
| JPH05258048A (ja) | 画像処理方式 | |
| JPH04345871A (ja) | ページプリンタ装置の制御回路 | |
| JPH0516452A (ja) | プリンタ | |
| JPH05307598A (ja) | 画像処理装置 | |
| JPH0567983B2 (ja) | ||
| JPH0464181A (ja) | イメージデータのラスタ変換装置 |