JPH01311638A - フレーム同期装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフレーム同期方式を用いたデータ伝送に用いら
れるフレーム同期装置に関するものである。

〔従来の技術〕

我国におけるディジタルハイアラーキの５次群（ＤＳ　
−５−３９７，２００ｋｂｐｓ）　で用いらｔＬ；Ｓデ
ータ構成は、第４図に示されるように、それぞれが２５
６ビツトの長さを有する６つのサブフレームから成るマ
ルチフレーム構成となっている。

第１〜第６サブフレームのうち、第１サブフレームと第
４サブフレームの先頭位置にそれぞれ４ビツトのフレー
ム同期データＦｌ、Ｆ２が配される。

ここで、フレーム同期データＦ１はｒｌｌＱＯＪという
ビットパターンであり、フレーム同期データＦ２はｒｏ
ｏｌｌＪというビットパターンである。

このような構成のデータにより同期をとる装置としては
、第５図のようなフレーム同期装置が知られている。入
力信号（データ）は４ビツトのシフトレジスタ５１に与
えられ、その４ビツトの並列出力信号は一致検出回路５
２へ送られる。一致検出回路５２ではシフトレジスタ５
１の出力信号がフレーム同期データＦｌ、Ｆ２に一致す
るか否かを検出し、一致した場合にはカウンタ５３にア
クティブなリセット信号を与える。カウンタ５３は入力
信号の各ビットの到来に同期して歩進され、０から７６
７　（２５６ｘ３−１）までをカウントし、７６７とな
るとトリが信号を一致検出回路５２へ与える。一致検出
回路５２はトリ力信号が与えられると、前回に検出した
フレーム同期データとは異なるビットパターンのフレー
ム同期データが到来しているか否か検出し、当該フレー
ム同期データの到来を検出すると、同期確立であるから
図示せぬ同期確立信号をアクティブとしてデータの切出
し等の基準を示す。

〔発明が解決しようとする課題〕

しかしながら、このフレーム同期装置では、第６図に示
されるようにｆｌで示されるビットが到来したタイミン
グでレジスタ５１のデータがフレーム同期データＦ１と
一致すると、リセット信号をアクティブとしてしまうこ
とから、ｆｌのビットのタイミングでは真のフレーム同
期データが到来していない場合でも、次の７６８ビツト
後（Ｆ２で示す）までフレーム同期データの検索が行わ
れない。そして、Ｆ２のビットタイミングで例えばＦ２
が検出されない場合に、一致検出回路５２が各ビットの
位置でフレーム同期データの検索を開始する。

ここで、図のＦｌ、Ｆ２で示されるビットの位置が真の
フレーム同期データの到来するタイミングであるとする
と、上記の検索の再開後に最初にＦｌで示される位置ま
でフレーム同期データが検出されない場合はよいが、例
えば、Ｆ３のビットのタイミングでフレーム同期データ
Ｆ２が検出されると、７６８ビツト後のＦ４のビットの
タイミングで同期はずれを検出するまでフレーム同期デ
ータの検索が行われず、フレーム同期確立までの時間が
遅れる問題点が発生していた。

ここで、フレーム同期はずれからフレーム同期が確立さ
れるまでのフレーム同期復帰時間を、フレーム長Ｆ　（
２５６Ｘ６）を用いて１次近似で求めると、 フレーム同期復帰時間 −Ｆ／４＋１（２５６Ｘ６） ／　（４Ｘ　８）ＩＸ　Ｆ／２ −　（２４＋１／４）Ｆ　　　　　　　　・・・（１）
となる。

上記フレーム同期方式は、実際にはフレーム同期確立を
するまで、何回か連続してフレーム同期データを各フレ
ーム内の同じビット位置で検出されることを要し、ＣＣ
ＩＴＴでは前方保護段として標準化されている。しかし
７、我国におけるＤＳ−５レートでは前方保護段が何段
必要という規格がないから、ここではフレーム同期デー
タＦｌ。

Ｆ２が連続して検出されたときフレーム同期確立として
扱う。

本発明は上記問題点に鑑みてなされたもので、フレーム
同期復帰時間を短縮し、的確なデータ伝送を行うことの
できるフレーム同期装置を提供することを目的とする。

〔課題を解決するための手段〕

本発明に係るフレーム同期装置は、到来するデータの各
ビット位置で少なくとも１種類の所定ビットパターンか
らなるフレーム同期データを検索する一致検出回路と、
この一致検出回路でフレーム同期データが検出されたタ
イミングから所定フレームの間隔をおいたビット位置で
フレーム同期データの検索を指示する複数のタイミング
指示回路と、この複数のタイミング指示回路による検索
指示のタイミングで一致検出回路の検索結果が所定フレ
ーム同期データの検出を示しているが否かに基づきフレ
ーム同期を判定する判定回路とを備えていることを特徴
とする。

〔作用〕

本発明に係るフレーム同期装置は、以上の通りに構成さ
れるので、所定フレーム間隔の中の複数のビ・クト位置
でフレーム同期データの検索を行うことができ、このう
ちのいずれかのビット位置でフレーム同期確立となる可
能性が高いから、フレーム同期復帰時間を短縮すること
ができる。

〔実施例〕

以下、添付図面の第１図ないし第４図を参照して、本発
明の一実施例を説明する。なお、図面の説明において同
一の要素には同一の符号を付し、重複する説明を省略す
る。

第１図は本発明の一実施例に係るフレーム同期装置を示
す。同図において、符号１は一致検出回路を示し、ライ
ン２から到来するディジタルデータの各ビット位置でｒ
ｌｌｏｏＪのビットパターンを有するフレーム同期デー
タＦ１、ｒｏｏｌｌＪのビットパターンを有するフレー
ム同期データＦ２を検索し、これらフレーム同期データ
の一方を検出すると対応する検出信号をアクティブとし
て判定回路３へ出力する。判定回路３は一致検出回路１
からアクティブな検出信号を受けると、空状態にあるタ
イミング指示回路４〜４Ｎへ順次リセット信号をアクテ
ィブとして送出する。

この場合、判定回路３は検出信号がフレーム同期信号Ｆ
ｌ、Ｆ２のいずれを検出したことを示す信号であるか記
憶しておく。具体的には、第２図に示されるＡの時点か
らフレーム同期データの検索が開始され、ｆｌで示され
るビット位置でフレーム同期データＦ１と同じビットパ
ターンが検出されたとすると、Ｆ１検出を記憶するとと
もにタイミング指示回路４、ヘリセット信号をアクティ
ブとして送出する。また、Ｆ２で示されるビット位置で
フレーム同期データＦ２と同じビットパターンが検出さ
れたとすると、Ｆ２検出を記憶するとともにタイミング
指示回路４□ヘリセット信号をアクティブとして送出す
る。他のタイミング指示回路４も同様にして使用される
。

タイミング指示回路４〜４Ｎはリセット信号が与えられ
ると３サブフレーム（２５６Ｘ３ビツト）の間隔をおい
た後、トリが信号を判定回路３へ送出する。判定回路３
はトリガ信号を受は取るといずれのタイミング指示回路
４から送出されたかを検出し、記憶されている前回の検
出に係るフレーム同期データと異なるビットパターンの
フレーム同期データが検出されるか否かを、一致検出回
路１の出力信号により判定する。ここで、Ｆｌ。

Ｆ２（またはＦ２．Ｆｌ）と連続してフレーム同期デー
タが検出されたと判定すると、判定回路３は図示せぬ同
期確立信号をアクティブとして出力し、到来するフレー
ム化されたデータの切出しタイミング等を示す。タイミ
ング指示回路４はトリガ信号を出力した後リセットされ
なければ、トリガ信号を出力し続け、空状態を示すこと
になる。

第３図は本発明の一実施例を具体的に示した図である。

図示の通り、一致検出回路１が４ビツトのシフトレジス
ター１と、フレーム同期データＦｌ。

Ｆ２のビットパターンがそれぞれ一方の端子にプリセッ
トされたＥＸ−ＯＲゲート１２〜１２４゜１３〜１３４
とが設けられている。ＥＸ−ＯＲ■ ゲート１２〜１２４の出力はワイヤードオア接続されて
その出力が判定回路３へ与えられ、ＥＸ−ＯＲゲート１
３〜１３４の出力はワイヤードオア接続されてその出力
が判定回路３に与えられている。符号４１〜４１Ｎはそ
れぞれタイミング指示回路４〜４Ｎであるカウンタであ
り、０■ から歩進して７６７となるトリガ信号（パルス）を出力
する。なお、シフトレジスター１のシフト及びカウンタ
４１の歩進は、到来するデータのビットから作成された
クロックにより各ビットの到来毎に生じる。また、到来
するデータは第４図のＤＳ−５のデータフォーマットを
持つ。

上記のように構成されたフレーム同期装置では、データ
がシフトレジスター１に４ビット揃ったＡの時点からフ
レーム同期データの検索が開始される（第２図）。ｆｌ
で示されるビット位置で、フレーム同期データＦ１と同
じビットパターンが検出されてカウンタ４１１がリセッ
トされる。また、Ｆ２で示されるビット位置で、フレー
ム同期データＦ２と同じビットパターンが検出されてカ
ウンタ４１１がリセットされる。カウンタ４１１が７６
７となるとトリガ信号が出力され、判定回路３はＥＸ−
ＯＲゲート１３〜１３４の出力信号■ がアクティブ（Ｌ）となっているか検出する。このＦ３
で示されるビット位置でＥＸ−ＯＲゲート１３〜１３４
の出力信号の検出を行うのは、判■ 窓回路３がｆｌで示されるビット位置でＦ１検出を記憶
しているからである。

このとき、ＥＸ　−ＯＲゲート１３〜１３４の■ 出力信号がアクティブとならなければ、判定回路３はカ
ウンタ４１をリセットすることはない。同様に、Ｆ４で
示されるビット位置でＥＸ−ＯＲゲート１２〜１２４の
出力信号がアクティブとな■ るかを検出する動作が、カウンタ４１２から出力される
トリガ信号に基づき行われる。この例では、図のＦｌ、
Ｆ２で示されるビット位置が真のフレーム同期データが
到来する位置であるから、Ｆ４で示されるビット位置で
はＥＸ−ＯＲゲート１２〜１２４の出力信号がアクティ
ブとならず、■ 判定回路３はカウンタ４１２をリセットしない。

一方、最初にフレーム同期データＦ２が到来する位置で
ＥＸ　−ＯＲゲート１３〜１３４の出力が■ アクティブとなるから、判定回路３はカウンタ４Ｎをリ
セットし、Ｆ２検出を記憶する。これより、３サブフレ
ーム（２５６Ｘ３ビツト）後にはカウンタ４１Ｎからト
リガ信号が出力され、判定回路３はカウンタ４１Ｎに対
応して記憶されているＦ２検出のデータに基づき、ＥＸ
−ＯＲゲート１２〜１２４の出力信号がアクティブとな
るか否か検出する。この場合、フレーム同期データＦ１
が検出されるから、判定回路３は再びカウンタ４Ｎをリ
セットするとともにＦ１検出を記憶し、フレーム同期確
立信号をアクティブとして出力する。このようにして、
複数のカウンタ４１を用いてフレーム同期データの検出
がより速くなされ、フレーム同期復帰時間を短縮化でき
る。

なお、カウンタ４１の数が少ない場合には、次のように
判定回路３の構成を変えるとより効率を上げることがで
きる。初期状態から全てのカウンタがリセットされるま
でのフレーム同期データが検出されなかったビット位置
に対応して繰返されるビット位置では、第２回目以後に
フレーム同期データが検出されてもこれを無視するよう
に構成する。つまり、第２図のＦ５で示されるビット位
置でフレーム同期データＦ２が検出されても、これによ
ってカウンタ４１をリセットしない。つまり、Ｆ５で示
されるビット位置より１サイクル前−１で示されるビッ
ト位置でフレーム同期デのＦ５ 一タＦ１が検出されなかったのであるから、ここは真の
フレーム同期確立がされるビット位置としないのである
。

このような実施例のフレーム同期装置で実現されるフレ
ーム同期復帰時間は、カウンタ４１の数をＮとして１次
近似で フレーム同期復帰時間 ＝Ｆ／４＋　（２４／Ｎ）Ｆ　　　　　　・・・（２）
となり、（１）式に比べてカウンタ４１の数Ｎが増加す
ると、フレーム同期復帰時間を短縮化できることがわか
る。

本発明は上記の実施例に限定されるものではなく、種々
の変形が可能である。

例えば、本実施例では最初にフレーム同期データが連続
して検出されたビット位置でフレーム同期確立信号をア
クティブとするようにしたが、前方保護を何段か行って
フレーム同期確立信号をアクティブとするようにすると
、より確実な同期をとることができる。また、タイミン
グ指示回路については空き状態にあるものをランダムに
使用するようにしたが、所定のビットパターンのフレー
ム同期データ毎に割合てを決めておくようにしてもよい
。このようにすると、前回検出に係るフレーム同期デー
タのビットパターンがどのようであったかを記憶してお
く必要がなくなる。また、本実施例ではマルチフレーム
構成のデータについての処理を示したが、特にマルチフ
レーム構成のデータでなくとも本発明は適用可能である
。

〔発明の効果〕

以上、詳細に説明した通り本発明では、フレーム同期デ
ータが検出されたタイミングから所定フレームの間隔を
おいたビット位置でフレーム同期データの検索を指示す
るタイミング指示回路が複数設けられているため、フレ
ーム同期確立のビット位置となる候補のビット位置を複
数持っていることになり、真のフレーム同期確立のビッ
ト位置を検出するまでの時間を短縮し、データ伝送の効
率化を図ることができる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例に係るフレーム同期装置の
構成図、第２図は、第１図に示した一実施例の動作を示
す図、第３図は、第１図に示した一実施例の詳細な構成
図、第４図は、ディジタルハイアラーキＤＳ−５のデー
タフォーマットを示す図、第５図は、従来のフレーム同
期装置の構成図、第６図は、第５図に示した従来例の動
作を示す図である。 １・・・一致検出回路、３・・・判定回路、４、〜４Ｎ
・・・タイミング指示回路、１１・・・シフトレジスタ
、１２〜１２．１３　〜１３４・・・ＥＸ−ＯＲゲ一ト
、４１〜４１Ｎ・・・カウンタ。 ■ 第３図

Claims (1)

1. 【特許請求の範囲】 　到来するデータの各ビット位置で少なくとも１種類の
   所定ビットパターンからなるフレーム同期データを検索
   する一致検出回路と、 この一致検出回路でフレーム同期データが検出されたタ
   イミングから所定フレームの間隔をおいたビット位置で
   フレーム同期データの検索を指示する複数のタイミング
   指示回路と、 この複数のタイミング指示回路による検索指示のタイミ
   ングで前記一致検出回路の検索結果が所定フレーム同期
   データの検出を示しているか否かに基づきフレーム同期
   を判定する判定回路とを備えたフレーム同期装置。