JPS63187285A - マルチウインドウ表示装置 - Google Patents
マルチウインドウ表示装置Info
- Publication number
- JPS63187285A JPS63187285A JP62018348A JP1834887A JPS63187285A JP S63187285 A JPS63187285 A JP S63187285A JP 62018348 A JP62018348 A JP 62018348A JP 1834887 A JP1834887 A JP 1834887A JP S63187285 A JPS63187285 A JP S63187285A
- Authority
- JP
- Japan
- Prior art keywords
- display
- window
- register
- bitmap memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マルチウィンドウ表示装置、特に、外部から
の複数のメディア入力なウィンドウ単位に表示可能なグ
ラフィック表示装置に関する。
の複数のメディア入力なウィンドウ単位に表示可能なグ
ラフィック表示装置に関する。
従来、グラフィック表示装置においては、ビットマツプ
メモリに画素単位に記憶した表示情報を表示装置の表示
走査に同期して読み出し表示している。
メモリに画素単位に記憶した表示情報を表示装置の表示
走査に同期して読み出し表示している。
このような、従来のグラフィック表示装置において、外
部からのメディア入力をビットマツプメモリの画像と共
に分割多重表示する場合、ビットマツプメモリ上に不表
示（輝らない）ウィンドウ領域を設け、この不表示領域
に対して外部入力を重ね合せ表示したり、あるいは、表
示画面の一部を外部入力表示用の固定領域とし１分割表
示したりしていた。
部からのメディア入力をビットマツプメモリの画像と共
に分割多重表示する場合、ビットマツプメモリ上に不表
示（輝らない）ウィンドウ領域を設け、この不表示領域
に対して外部入力を重ね合せ表示したり、あるいは、表
示画面の一部を外部入力表示用の固定領域とし１分割表
示したりしていた。
上記従来技術は、前者においてはウィンドウ数は不表示
エリアのみであり、１個の外部入力しか対応できず、後
者は複数のウィンドウであり℃も固定エリアに限定する
ものであり、そのため外部の複数のメディアからの入力
を、任意の位置の任意の大きさの複数のウィンドウに表
示することは不可能であった。
エリアのみであり、１個の外部入力しか対応できず、後
者は複数のウィンドウであり℃も固定エリアに限定する
ものであり、そのため外部の複数のメディアからの入力
を、任意の位置の任意の大きさの複数のウィンドウに表
示することは不可能であった。
したがって、本発明の目的は、表示画面上の任意の位置
の任意の大きさの複数のウィンドウに対し、外部からの
複数のメディア、例えばビデオカメラ、ビデオディスク
等からの入力を表示可能なマルチウィンドウ表示装置を
提供することにある。
の任意の大きさの複数のウィンドウに対し、外部からの
複数のメディア、例えばビデオカメラ、ビデオディスク
等からの入力を表示可能なマルチウィンドウ表示装置を
提供することにある。
本発明は、上記目的を達成するために、画素単位に表示
情報を記憶したビットマツプメモリを有し、該ビットマ
ツプメモリの内容を表示走査に同期して読み出し、表示
する表示装置において、それぞれ、複数の外部入力に対
応する複数のウィンドウ領域の範囲をビットマツプメモ
リ内に定める複数の範囲設定手段と、それぞれ、この複
数の範囲設定手段により定められた範囲をビットマツプ
メモリの読み出しアドレスと比較し、上記表示走査がい
ずれかのウィンドウ領域内にあるとき一致信号を出力す
る複数の比較手段と、この一致信号の出力期間中、ビッ
トマツプメモリからの表示情報を、そのウィンドウ領域
に対応する外部入力からの表示情報に切り替える切替え
手段とを設けるようにしたものである。
情報を記憶したビットマツプメモリを有し、該ビットマ
ツプメモリの内容を表示走査に同期して読み出し、表示
する表示装置において、それぞれ、複数の外部入力に対
応する複数のウィンドウ領域の範囲をビットマツプメモ
リ内に定める複数の範囲設定手段と、それぞれ、この複
数の範囲設定手段により定められた範囲をビットマツプ
メモリの読み出しアドレスと比較し、上記表示走査がい
ずれかのウィンドウ領域内にあるとき一致信号を出力す
る複数の比較手段と、この一致信号の出力期間中、ビッ
トマツプメモリからの表示情報を、そのウィンドウ領域
に対応する外部入力からの表示情報に切り替える切替え
手段とを設けるようにしたものである。
すなわち、ビットマツプメモリ上の複数の個所に、異な
る範囲指定手段に、より設定した範囲は、外部メディア
からの入力を表示するウィンドウとして定義され、ビッ
トマツプメモリからの読み出しアドレスと、前記設定し
た範囲との比較を行ない、一致した複数のウィンドウ領
域に対し、対応する複数の外部メディアからの入力情報
を表示することができ、不一致であるウィンドウ以外の
領域はビットマツプメモリの内容がそのまま表示される
。
る範囲指定手段に、より設定した範囲は、外部メディア
からの入力を表示するウィンドウとして定義され、ビッ
トマツプメモリからの読み出しアドレスと、前記設定し
た範囲との比較を行ない、一致した複数のウィンドウ領
域に対し、対応する複数の外部メディアからの入力情報
を表示することができ、不一致であるウィンドウ以外の
領域はビットマツプメモリの内容がそのまま表示される
。
第２図は本発明による一表示例を示す。この図において
、ビットマツプメモリ１は、マルチウィンドウ画面２に
対応し、この例では３個のウィンドウ（ウィンドウ＊１
、＊２．＄３）が任意の位置に設定されている。マルチ
ウィンドウ画面２のウィンドウ＃１にはビットマツプメ
モリ１の内容が表示されており、ウィンドウ＃２には外
部からのメディア入力であるビデオカメラ３の画面が表
示され、ウィンドウ＃３にはビデオディスク４からの入
力画面が表示され、さらに背景はビットマツプメモリ１
の内容が表示され℃いる。
、ビットマツプメモリ１は、マルチウィンドウ画面２に
対応し、この例では３個のウィンドウ（ウィンドウ＊１
、＊２．＄３）が任意の位置に設定されている。マルチ
ウィンドウ画面２のウィンドウ＃１にはビットマツプメ
モリ１の内容が表示されており、ウィンドウ＃２には外
部からのメディア入力であるビデオカメラ３の画面が表
示され、ウィンドウ＃３にはビデオディスク４からの入
力画面が表示され、さらに背景はビットマツプメモリ１
の内容が表示され℃いる。
第１図はこのような表示を可能にする本発明の一実施例
の構成図を示す。ビットマツプメモリ１は各画素（ビク
セル）のデータを格納する。ビットマップメそり１には
、マイクロＣＰＵ ５により、システムバス６を経由し
て、文字、図形１画像等が画素を単位として書き込まれ
る。範囲レジスタ８−Ａおよび８−Ｂは、それぞれ第１
外部メディア入力および第２外部メディア入力に対応し
た、外部メディアからの入力情報を表示すべきビットマ
ツプメモリ１上の矩形領域を指定するレジスタであり、
マイクロｃｐｖ ｓにより、システムパス６を介し、値
が設定される。
の構成図を示す。ビットマツプメモリ１は各画素（ビク
セル）のデータを格納する。ビットマップメそり１には
、マイクロＣＰＵ ５により、システムバス６を経由し
て、文字、図形１画像等が画素を単位として書き込まれ
る。範囲レジスタ８−Ａおよび８−Ｂは、それぞれ第１
外部メディア入力および第２外部メディア入力に対応し
た、外部メディアからの入力情報を表示すべきビットマ
ツプメモリ１上の矩形領域を指定するレジスタであり、
マイクロｃｐｖ ｓにより、システムパス６を介し、値
が設定される。
範囲レジスタＢ−Ａおよび８−Ｂの各々は、左桁レジス
タａ、右桁レジスタｂ、上行レジスタＣおよび下行レジ
スタｄから構成される。これらのレジスタａ、ｂ、ｃ、
ｄはそれぞれ第３図（Ａ）に示すビットマツプメモリ上
の矩形領域の左端桁アドレス。
タａ、右桁レジスタｂ、上行レジスタＣおよび下行レジ
スタｄから構成される。これらのレジスタａ、ｂ、ｃ、
ｄはそれぞれ第３図（Ａ）に示すビットマツプメモリ上
の矩形領域の左端桁アドレス。
右端桁アドレス、上端行アドレスおよび下端行アドレス
な指定する。
な指定する。
アドレスレジスタ７は桁レジスタＸ、行レジスタｙで構
成され、ビットマツプメモリ１の読み出しアドレスを指
定する。両しジスタｚ、ｙＯ値は、ＣＲＴディスプレイ
１３の表示走査に同期して、その値が更新される。
成され、ビットマツプメモリ１の読み出しアドレスを指
定する。両しジスタｚ、ｙＯ値は、ＣＲＴディスプレイ
１３の表示走査に同期して、その値が更新される。
アドレスレジスタ７の値は、−数回路９−Ａおよび９−
Ｅにより、それぞれ範囲レジスタ８−Ａおよび範囲レジ
スタ８−ＢＯ値と比較され、ＣＲＴディスプレイ装置１
３の表示走査が各範囲レジスタに指定されたクイ／ドウ
領域内に入りたかどうかが判定される０表示走査が成る
ウィンドウ領域内に入ったとき、そのウィンドウ領域を
設定した範囲レジスタに対応した一致回路９−Ａまたは
９−Ｂが一致信号を出力する。
Ｅにより、それぞれ範囲レジスタ８−Ａおよび範囲レジ
スタ８−ＢＯ値と比較され、ＣＲＴディスプレイ装置１
３の表示走査が各範囲レジスタに指定されたクイ／ドウ
領域内に入りたかどうかが判定される０表示走査が成る
ウィンドウ領域内に入ったとき、そのウィンドウ領域を
設定した範囲レジスタに対応した一致回路９−Ａまたは
９−Ｂが一致信号を出力する。
今、範囲レジスタ８−ＡおよびＢ−Ｂがそれぞれ第２図
のウィンドウ＃２および＃５の範囲を設定しているとす
る。この場合、ディスプレイ装置１３の表示走査がウィ
ンドウ＃２内に入ると、一致回路９−Ａが一致信号（°
１”信号）を出力する。
のウィンドウ＃２および＃５の範囲を設定しているとす
る。この場合、ディスプレイ装置１３の表示走査がウィ
ンドウ＃２内に入ると、一致回路９−Ａが一致信号（°
１”信号）を出力する。
この一致信号は、インバータ１０−Ａを介してＡＮＤゲ
ート１１を閉じ、ビットマツプメモリ１からの出力を遮
断する。同時に、一致回路９−Ａの一致信号は、ゲート
１４−Ａを開いて、ゲート１４−Ａに入力された第１外
部メディア（この例ではビデオカメ：ｊＰ３）からの入
力をＯＲゲート１２へ送り、ディスプレイ装置１３の画
面上のウィンドウ＃２内に第１外部メディアの入力情報
を表示させる。
ート１１を閉じ、ビットマツプメモリ１からの出力を遮
断する。同時に、一致回路９−Ａの一致信号は、ゲート
１４−Ａを開いて、ゲート１４−Ａに入力された第１外
部メディア（この例ではビデオカメ：ｊＰ３）からの入
力をＯＲゲート１２へ送り、ディスプレイ装置１３の画
面上のウィンドウ＃２内に第１外部メディアの入力情報
を表示させる。
ディスプレイ装置１３の表示走査がウィンドウ＃３に入
ったとき、一致回路９−Ｅが一致信号を出力する。この
一致信号は、グー）１０−Ｂを閉じ℃ビットマツプメモ
リ１からの出力を遮断すると共に、ゲート１４−Ｂを開
いて、このゲートに入力された第２外部メディア（この
例ではビデオディスク４）からの入力をＯＲゲート１２
へ送り、ディスプレイ装置１３の画面上のウィンドウ＃
＃３内に第２外部メディアの入力情報を表示させる。
ったとき、一致回路９−Ｅが一致信号を出力する。この
一致信号は、グー）１０−Ｂを閉じ℃ビットマツプメモ
リ１からの出力を遮断すると共に、ゲート１４−Ｂを開
いて、このゲートに入力された第２外部メディア（この
例ではビデオディスク４）からの入力をＯＲゲート１２
へ送り、ディスプレイ装置１３の画面上のウィンドウ＃
＃３内に第２外部メディアの入力情報を表示させる。
ディスプレイ装置の表示走査が外部メディアに対応する
ウィンドウのいずれにも入らないとき、一致回路９−Ａ
、９−Ｂの出力は１０”になり、ＡＮＤグー） １４−
．４，１４−Ｊを閉じると共に、インバータ１０−Ｊ、
１０−Ｂを介してＡＮＤゲート１１を開いてビットマツ
プメモリ１からの表示情報をＯＲゲート１２に送り、デ
ィスプレイ装置１５上に表示させる。
ウィンドウのいずれにも入らないとき、一致回路９−Ａ
、９−Ｂの出力は１０”になり、ＡＮＤグー） １４−
．４，１４−Ｊを閉じると共に、インバータ１０−Ｊ、
１０−Ｂを介してＡＮＤゲート１１を開いてビットマツ
プメモリ１からの表示情報をＯＲゲート１２に送り、デ
ィスプレイ装置１５上に表示させる。
次に、第１図の一致回路９０詳細な構成をアドレスレジ
スタ７および範囲レジスタ８と共に第６図（、）に示す
、一致回路９は、εＯＲゲート１７−．４゜１７−Ｂ、
１７−（’、１７−Ｄ、ＳＲフリップフロップ１５−Ａ
、１５−Ｂ、ＡＮＤゲート１６から成る。
スタ７および範囲レジスタ８と共に第６図（、）に示す
、一致回路９は、εＯＲゲート１７−．４゜１７−Ｂ、
１７−（’、１７−Ｄ、ＳＲフリップフロップ１５−Ａ
、１５−Ｂ、ＡＮＤゲート１６から成る。
εＯＲゲート１７−Ａ、１７−Ｂは、それぞれ範囲レジ
スタ８の左桁レジスタαおよび右桁レジスタｂの６値を
アドレスレジスタ７の桁レジスタＸＯ値と比較する。同
様に、εＯＲゲート１７−Ｃ１１７−Ｂは、それぞれ範
囲レジスタ８の上行レジスタＣおよび下行レジスタｄの
６値をアドレスレジスタ７の行レジスタｙＯ値と比較す
る。各ＥＯＲゲートはその２人力の値が一致すると“１
°信号を出力する。
スタ８の左桁レジスタαおよび右桁レジスタｂの６値を
アドレスレジスタ７の桁レジスタＸＯ値と比較する。同
様に、εＯＲゲート１７−Ｃ１１７−Ｂは、それぞれ範
囲レジスタ８の上行レジスタＣおよび下行レジスタｄの
６値をアドレスレジスタ７の行レジスタｙＯ値と比較す
る。各ＥＯＲゲートはその２人力の値が一致すると“１
°信号を出力する。
ＥＯＲゲーグー１７−．４．１７−（１’の＠１＠出力
はそれぞれＳＲフリップフロップ１５−Ｊ、１５−１を
セットし、グー） １７−１．１７−ｊ）（Ｄ＠ｌ’出
力はそれぞれＳＲフリップフロップ１５−Ａ、１５−Ｂ
をリセットする。
はそれぞれＳＲフリップフロップ１５−Ｊ、１５−１を
セットし、グー） １７−１．１７−ｊ）（Ｄ＠ｌ’出
力はそれぞれＳＲフリップフロップ１５−Ａ、１５−Ｂ
をリセットする。
両７リツプ７Ｃ２ｙプ１５−ｊ、１５−Ｂが共に−ｋｙ
トされたときＡＮＤゲート１６が°１”信号、すなわち
、一致信号を出力する。
トされたときＡＮＤゲート１６が°１”信号、すなわち
、一致信号を出力する。
第３図（Ａ）のウィンドウについて、一致回路９の動作
を説明する。アドレスレジスタ７の桁レジスタＸおよび
行レジスタｙの値はＣＲＴディスプレイ装置１３の表示
走査に同期し℃変化していく、ｕ囲しジスタ８の各レジ
スタａ ＝ ｔＬの設定値もａ −ｄであるとすると、
各水平走査に伴ない、桁レジスタＸＯ値が−に達すると
、εＯＲゲート１７−ＡがＳＲフリップフロップ１５−
Ａをセットする。この水平走査が進行して桁レジスタＸ
の値がｂＫ達するとＥＯＲ１７−Ｂが７リツプ７０ツブ
１５−Ａをリセットする。よって、フリップフロップ１
５−Ａはレジスタ、の値がαからｂまでの間でセットさ
れることになる。但し、行レジスタｙの値が、垂直走査
に件なりＣｅに達するまでフリップフロップ１５−Ｂは
リセットされたままなので、ＡＮＤゲート１６から一致
信号は出力されない０行レジスタｙＯ値がＣに達すると
フリップフロップ１５−Ｂがセットされこのセット状態
は行レジスタｙＯ値がｄに達するまで維持される。
を説明する。アドレスレジスタ７の桁レジスタＸおよび
行レジスタｙの値はＣＲＴディスプレイ装置１３の表示
走査に同期し℃変化していく、ｕ囲しジスタ８の各レジ
スタａ ＝ ｔＬの設定値もａ −ｄであるとすると、
各水平走査に伴ない、桁レジスタＸＯ値が−に達すると
、εＯＲゲート１７−ＡがＳＲフリップフロップ１５−
Ａをセットする。この水平走査が進行して桁レジスタＸ
の値がｂＫ達するとＥＯＲ１７−Ｂが７リツプ７０ツブ
１５−Ａをリセットする。よって、フリップフロップ１
５−Ａはレジスタ、の値がαからｂまでの間でセットさ
れることになる。但し、行レジスタｙの値が、垂直走査
に件なりＣｅに達するまでフリップフロップ１５−Ｂは
リセットされたままなので、ＡＮＤゲート１６から一致
信号は出力されない０行レジスタｙＯ値がＣに達すると
フリップフロップ１５−Ｂがセットされこのセット状態
は行レジスタｙＯ値がｄに達するまで維持される。
したがって、垂直走査が。からｄまでの間、フリップフ
ロップ１５−Ｂはセットされたままでありこの間、各水
平走査が６ないし６間でフリップフロップ１５−Ａもセ
ットされる。すなわち、走査点（ｃｘｒのビーム位置）
がウィンドウ内にあるとき両クリップ７０ツブ１５−Ａ
、１５−Ｂが同時にセットされ、ＡＮＤゲート１６が＠
１′信号、つまり一致信号を出力する。
ロップ１５−Ｂはセットされたままでありこの間、各水
平走査が６ないし６間でフリップフロップ１５−Ａもセ
ットされる。すなわち、走査点（ｃｘｒのビーム位置）
がウィンドウ内にあるとき両クリップ７０ツブ１５−Ａ
、１５−Ｂが同時にセットされ、ＡＮＤゲート１６が＠
１′信号、つまり一致信号を出力する。
尚、第１図の実施例においては、各範囲レジスタ８−Ａ
、８−Ｅの値を設定する際に、二つのウィンドウがオー
バラップするような値の設定を、例えばソフトウェア的
な手法により糸上する必要があるが、第４図に示す本発
明の第２実施例では。
、８−Ｅの値を設定する際に、二つのウィンドウがオー
バラップするような値の設定を、例えばソフトウェア的
な手法により糸上する必要があるが、第４図に示す本発
明の第２実施例では。
各ウィンドウに優先順位を付けることにより、ウィンド
ウのオーバラップが許される。（第４図では、第１図と
同様の部分を省略している。）そのための構成として、
第４図の実施例では、範囲レジスタ８−Ａ、Ｂ−Ｅ内に
それぞれ優先度レジスタＰ１およびＰｌを設ける。この
レジスタＰ１゜Ｐｌには、予め範囲レジスタＢ−Ａ、Ｂ
−Ｅが規定するウィンドウの表示優先順位に従って、優
先順位の高い方のレジスタに低い方のレジスタよりも大
きい値をセットしておく。さらに、新たな回路として優
先順位決定回路３０を設ける。この回路３０はウィンド
ウのオーバラップ（すなわち、一致回路９−Ａ、９−Ｂ
の両出力が同時に°１°）を検出し、このときレジスタ
Ｐ１、Ｐｌの大小関係に基づいて優先順位の高い方のグ
ー）１４−Ｊまたは１４−Ｂ（この例では３人力）をイ
ネーブルするものである。この例では、回路３０は、大
小決定回路２０、ＨＡＮＤゲート２１、およびＯＲゲー
ト２２−Ａ、 ２２−Ｂから成る。大小決定回路２０は
、レジスタＰ１、Ｐｌの内設定値を比較し、Ｐｌの値が
Ｐｌの値より大きい場合には出力端２０−Ａに１１°を
出力し、逆の場合に出力端２０−Ｂに”１”を出力する
。他方の出力端には”０°を出力する。
ウのオーバラップが許される。（第４図では、第１図と
同様の部分を省略している。）そのための構成として、
第４図の実施例では、範囲レジスタ８−Ａ、Ｂ−Ｅ内に
それぞれ優先度レジスタＰ１およびＰｌを設ける。この
レジスタＰ１゜Ｐｌには、予め範囲レジスタＢ−Ａ、Ｂ
−Ｅが規定するウィンドウの表示優先順位に従って、優
先順位の高い方のレジスタに低い方のレジスタよりも大
きい値をセットしておく。さらに、新たな回路として優
先順位決定回路３０を設ける。この回路３０はウィンド
ウのオーバラップ（すなわち、一致回路９−Ａ、９−Ｂ
の両出力が同時に°１°）を検出し、このときレジスタ
Ｐ１、Ｐｌの大小関係に基づいて優先順位の高い方のグ
ー）１４−Ｊまたは１４−Ｂ（この例では３人力）をイ
ネーブルするものである。この例では、回路３０は、大
小決定回路２０、ＨＡＮＤゲート２１、およびＯＲゲー
ト２２−Ａ、 ２２−Ｂから成る。大小決定回路２０は
、レジスタＰ１、Ｐｌの内設定値を比較し、Ｐｌの値が
Ｐｌの値より大きい場合には出力端２０−Ａに１１°を
出力し、逆の場合に出力端２０−Ｂに”１”を出力する
。他方の出力端には”０°を出力する。
ディスプレイ装置１３（第１図）の表示走査がウィンド
ウのオーバラップ領域に入ると、一致回路９−Ａ、９−
Ｅの出力がともに°１°になる。このとき、両出力を受
けるＮＡＮＤゲート２１の出力は”０″になる。この出
力は、それぞれＯＲゲート２２−Ａ、２２−Ｂによって
大小決定回路２０の各出力と論理和がとられ、優先順位
の高い方のＯＲゲート２２−Ａまたは２２−Ｂのみが”
１°を出力して対応するＡＮＤゲート１４−Ａまたは１
４−Ｂを開く。これにより、ウィンドウがオーバラップ
し℃いる期間は、一致回路９−Ａ、９−Ｂがともに“１
°を出力し℃いるにも拘らず、レジスタｐ１．ｐ２の設
定値の大小関係により、一方の一致回路の出力のみが有
効となり、対応する外部メディア入力情報のみを出力さ
せる。
ウのオーバラップ領域に入ると、一致回路９−Ａ、９−
Ｅの出力がともに°１°になる。このとき、両出力を受
けるＮＡＮＤゲート２１の出力は”０″になる。この出
力は、それぞれＯＲゲート２２−Ａ、２２−Ｂによって
大小決定回路２０の各出力と論理和がとられ、優先順位
の高い方のＯＲゲート２２−Ａまたは２２−Ｂのみが”
１°を出力して対応するＡＮＤゲート１４−Ａまたは１
４−Ｂを開く。これにより、ウィンドウがオーバラップ
し℃いる期間は、一致回路９−Ａ、９−Ｂがともに“１
°を出力し℃いるにも拘らず、レジスタｐ１．ｐ２の設
定値の大小関係により、一方の一致回路の出力のみが有
効となり、対応する外部メディア入力情報のみを出力さ
せる。
ウィンドウがオーバラップしていないときは、一致回路
９−Ａ、９−Ｅの少なくとも一方の出力は＠０”なので
、ＨＡＮＤゲート２１の出力は常に＠１ｍとなり、この
出力はＯＲゲート２２−Ａ 、２２−Ｂを介してＡＮＤ
グー） １４−ｊ、１４−Ｂをともにイネーブルする。
９−Ａ、９−Ｅの少なくとも一方の出力は＠０”なので
、ＨＡＮＤゲート２１の出力は常に＠１ｍとなり、この
出力はＯＲゲート２２−Ａ 、２２−Ｂを介してＡＮＤ
グー） １４−ｊ、１４−Ｂをともにイネーブルする。
このとき、一致回路９−Ａ、９−Ｅのいずれかの出力が
１１”であれば、その対応する外部入力情報を出力表示
する。
１１”であれば、その対応する外部入力情報を出力表示
する。
第１図では、説明の簡略化のため図示して・いないが、
表示画素の続出速度を、外部メディア入力とビットマツ
プメモリとの両者において等しくする周期手段が必要で
ある。この周期手段として第４図左下部に周期クロック
発生器２３を示す。周期クロック発生器２５の出力は、
アドレスレジスタ７と各外部メディアとへ供給する。ア
ドレスレジスタ７は、周期クロックごとにアドレスレジ
スタ７の内容を更新する。また、各外部メディアは、周
期クロックごとに画素を順次送出する。
表示画素の続出速度を、外部メディア入力とビットマツ
プメモリとの両者において等しくする周期手段が必要で
ある。この周期手段として第４図左下部に周期クロック
発生器２３を示す。周期クロック発生器２５の出力は、
アドレスレジスタ７と各外部メディアとへ供給する。ア
ドレスレジスタ７は、周期クロックごとにアドレスレジ
スタ７の内容を更新する。また、各外部メディアは、周
期クロックごとに画素を順次送出する。
第４図では外部メディア入力が二つの場合について示し
たが、三つ以上の場合についても第５図のようにすれば
、オーバラップした場合に常に優先度の最も高いウィン
ドウの内容が表示される。
たが、三つ以上の場合についても第５図のようにすれば
、オーバラップした場合に常に優先度の最も高いウィン
ドウの内容が表示される。
すなわち、外部メディア入力の数に対応した数の範囲レ
ジスタ８、一致回路９および優先順位決定回路５０をそ
れぞれ設ければよい。この優先順位決定動作は、第４図
の場合と同様である。
ジスタ８、一致回路９および優先順位決定回路５０をそ
れぞれ設ければよい。この優先順位決定動作は、第４図
の場合と同様である。
以上、本発明の一実施例について説明したが、本発明の
要旨を逸脱することなく程々の変形・変更を行なうこと
は可能である。
要旨を逸脱することなく程々の変形・変更を行なうこと
は可能である。
本発明によれば、ウィンドウ範囲レジスタにあらかじめ
ウィンドウの範囲を設定することにより外部メディア入
力をウィンドウ内に表示することが可能であり、さらに
前記レジスタを複数個設けることにより、複数の外部メ
ディアからの入力を対応する複数のウィンドウ内に表示
することが可能である。
ウィンドウの範囲を設定することにより外部メディア入
力をウィンドウ内に表示することが可能であり、さらに
前記レジスタを複数個設けることにより、複数の外部メ
ディアからの入力を対応する複数のウィンドウ内に表示
することが可能である。
しかも、各ウィンドウの大きさおよび位置は。
範囲レジスタの設定値を変更することにより迅速第２図
マ】し午つィンドウ画ｉ勤２
ＩＰ１３ 図
一部Ｕコ路出力
堵４図
雫、Ｓｔ！１
Claims (1)
- 【特許請求の範囲】 １、画素単位に表示情報を記憶したビットマップメモリ
を有し、該ビットマップメモリの内容を表示走査に同期
して読み出し、表示する表示装置において、 それぞれ、複数の外部入力に対応する複数のウィンドウ
領域の範囲を上記ビットマップメモリ内に定める複数の
範囲設定手段と、 それぞれ、該複数の範囲設定手段により定められた範囲
を上記ビットマップメモリの読み出しアドレスと比較し
、上記表示走査が上記いずれかのウィンドウ領域内にあ
るとき、一致信号を出力する複数の比較手段と、 上記一致信号の出力期間中、上記ビットマップメモリか
らの表示情報を、上記ウィンドウ領域に対応する外部入
力からの表示情報に切り替える切替え手段とを設けたこ
とを特徴とするマルチウィンドウ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62018348A JPS63187285A (ja) | 1987-01-30 | 1987-01-30 | マルチウインドウ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62018348A JPS63187285A (ja) | 1987-01-30 | 1987-01-30 | マルチウインドウ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63187285A true JPS63187285A (ja) | 1988-08-02 |
Family
ID=11969162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62018348A Pending JPS63187285A (ja) | 1987-01-30 | 1987-01-30 | マルチウインドウ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63187285A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153299A (ja) * | 1989-11-10 | 1991-07-01 | Pfu Ltd | 画像処理装置 |
| JP2019207349A (ja) * | 2018-05-30 | 2019-12-05 | シャープ株式会社 | 表示装置及び表示方法 |
-
1987
- 1987-01-30 JP JP62018348A patent/JPS63187285A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03153299A (ja) * | 1989-11-10 | 1991-07-01 | Pfu Ltd | 画像処理装置 |
| JP2019207349A (ja) * | 2018-05-30 | 2019-12-05 | シャープ株式会社 | 表示装置及び表示方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0131195B2 (ja) | ||
| US4661812A (en) | Data transfer system for display | |
| JPS6145279A (ja) | スム−ジング回路 | |
| JPS642955B2 (ja) | ||
| JPH0426273B2 (ja) | ||
| US4626839A (en) | Programmable video display generator | |
| JPH0383097A (ja) | 縦スクロール用アドレス発生装置 | |
| JPS62168280A (ja) | ベクトル描画装置 | |
| JPH0131197B2 (ja) | ||
| JPS5835592A (ja) | 表示画面分割装置 | |
| JPH0418048Y2 (ja) | ||
| JP2535841B2 (ja) | 表示制御装置 | |
| JPH0131196B2 (ja) | ||
| EP0161319A1 (en) | Apparatus for controlling writing and reading in relation to graphic memory | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPH05313645A (ja) | 画像合成表示装置 | |
| JPS59177588A (ja) | 動画表示装置 | |
| JPS6170655A (ja) | アレイ・プロセツサ装置制御方式 | |
| JPH03235993A (ja) | マルチウィンドウ表示方式 | |
| JPS61282888A (ja) | 表示制御方式 | |
| JPS6373478A (ja) | 表示マツプによるマルチ・ウインドウ表示方式 | |
| JP2000338948A (ja) | 画像表示装置 | |
| JPH01118885A (ja) | ビデオインターフェイス変換方式 | |
| JPS62105189A (ja) | 表示制御方式 | |
| JPS6120985A (ja) | Ｃｒｔ表示装置の制御装置 |