JPH01312855A - 空隙分離されたクロスオーバーの製造法および該方法により製造されたクロスオーバ - Google Patents

空隙分離されたクロスオーバーの製造法および該方法により製造されたクロスオーバ

Info

Publication number
JPH01312855A
JPH01312855A JP1093279A JP9327989A JPH01312855A JP H01312855 A JPH01312855 A JP H01312855A JP 1093279 A JP1093279 A JP 1093279A JP 9327989 A JP9327989 A JP 9327989A JP H01312855 A JPH01312855 A JP H01312855A
Authority
JP
Japan
Prior art keywords
crossover
layer
copper layer
copper
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1093279A
Other languages
English (en)
Inventor
Dieter Dr Rer N Schlichenmaier
デイーター・シユリヒエンマイアー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Telecom GmbH
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Publication of JPH01312855A publication Critical patent/JPH01312855A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66Conductive materials thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は貴金属層と、該貴金属層上に設けられていて該
貴金属層よりも著しく厚くかつそれらの上にはクロスオ
ーバのための接触個所が設けられている貴金属製の導体
路とを備えたセラミック基板上に銅層を大面積で被着さ
せ、これらの接触個所の上方で前記銅層中に孔をエツチ
ングし、さらにクロスオ〜パ下方の銅を含めて銅層の銅
をエツチング除去するようにして、空隙分離されたクロ
スオーバを製造する方法に関する。さらに本発明はこの
方法により製造きれた空隙分離されたクロスオーバであ
って、ウェブ状接続部を介して中間導体に跨がっていて
かつ2つの異なる導体を互いに接続している形式のもの
に関する。
〔従来の技術〕
たとえば周波数がますます高くなることによって構造が
ますます微細となる傾向が進むので、ボンディング法は
より微細な構造に適した別の方法によって代えられる。
この場合、次のことに注意しなければならない;クロス
オーバは高い精度をもって所定個所に設けられなければ
ならず、かつクロスオーバは支持なしでも安定でなけれ
ばならない。
1976年5月7〜9日のミラノ(Mailand)で
のセミナー1マイクロエレクトロニクス・イン−システ
ム・デデイン(Microelectronicsln
−’system desiqn ) Hにおけるシケ
テイ(M、 C1chetti )の講演論文6テイン
・フィルム・テクノロジー(Thin−Film Te
chnology )″には空隙分離されたクロスオー
バの製造が記載されている。出発材料としてはNi −
Crおよび金で被覆されていてかつ金からなる導体路を
備えているセラミック基板が記載されており、このセラ
ミック基板は電気メッキにより銅で被覆される。接触個
所が設けられている個所で、マスク法によってこの銅層
中に孔がエツチングされる。これらの接触個所およびそ
の間に位置する銅は金属で被覆され、この銅は引き続き
エツチング除去され、これにより空隙分離されたクロス
オーバが生じる。
米国特許第4601915号明細書に基づいて公知の空
隙分離されたクロスオーバを製造する方法では所定のク
ロスオーバの範囲には後の工程で除去されるべき銅層が
設けられていて、かつ接触個所の範囲には銅が存在しな
い。しかしながらこの方法を実施することは複数のフォ
トマスク層の使用を必要とする。
米国特許第4436766号明細書および同第4670
297号明細書に基づいて公知の空隙分離された接続ブ
リッジないしはクロスオーバを製造する方法では、接続
個所を定義するために使用される第1フォトマスク層が
ブリッジないしはクロスオーバの製造後まで存在してい
る。しかしながらこのブリッジないしはクロスオーバを
構造化するためにはそれぞれもう1つのフォトマスク層
が必要である。上記米国特許第4670297号明細書
に基づいて公知の方法ではクロスオーバの金属をマスク
開口を通じて蒸着させる。
〔発明が解決しようとする課題〕
ゆえVこ本発明の課電は空隙分離されたクロスオーバを
製造する、小形化された回路の必要条件に適合されてい
る方法ないしはこの方法により製造される、高い機械的
安定性を有する前記クロスオーlぐを提供7゛ることで
ある1、[、課題を解決するための手段〕 この課題を解決するために本発明の方法では、(イ)貴
金属層と、該責合り1r′@辷に設けられていて該貴金
属層よりも著しく厚くか゛)それらの上にはクロスオー
バのための接触個所が設けられている貴金属製の導体路
とを備えたセラミック基板上に銅層を大面積で被着させ
、。
仲) 前記銅層1.にポジ型フ第1・ラッカを大面積で
被着させかつ露光12、この場合フォトラッカ(ハ) 
これらの接触個所の上方で閑記銅層中に孔をエツチング
し、 に) 次いで前記孔の間に位置するフォトラッカをクロ
スオーバが生じるべき個所で露光しで現像し、 (ホ)全ての金属面を電気メッキにより貴金属で被覆し
、これにより接続されるべき接触個所の間にクロスオー
バを形成させ、 (へ) フォトラッカ分除去し、 (ト)  クロスオーバ下方の銅を含めて′銅層の銅層
エツチング除去し、 (力 貴金属層をエツチング除去する ようにしだ。また、上に述べた方法により製造された本
発明による空隙分離されたクロスオーバでは、半殻形の
接触接続部が設けられていて、これらの接触接続部がそ
れぞれ般用縁部にウェブ状接続部を有していてかつ殻底
部でそれぞれ導体の一方と接続されている。
〔発明の作用〕
方法に関する他の有利な構成は請求項2から5までに記
載されている。
空隙分離されたクロスオーバはクロスオーバと、跨がれ
た導体との間にピンホール短絡が生じえないという利点
を有する。さらに、空気が誘電体として存在するので容
量結合は小さい。
本発明による方法ないしは本発明による前記クロスオー
バを用いると僅かなインダクタンスを有する導体路の接
続が可能である。それというのも、100μmのオーダ
にある短かい距離に60〜100薊のオーダにある広幅
の接続が可能であるからである。20〜30μmのオー
ダにある構造体を製造することができる。微細構造がT
iW製の付着層上で可能であることは自体公知である。
しかしながら前記論文“ティン・フィルム・テクノロジ
ー(Th1n−Film Techno−1ogy )
”では付着層としてNi −Crが使用され、この付着
層を用いるとこのような微細な導体路構造は不可能であ
る。それというのも、導体路が著しくサイドエッチされ
るからである。
銅層中に孔をエツチングするために使用されるマスク法
は前記の論文中に詳しく説明されていない。さらに、孔
のエツチングに続いて直ちに金による被覆が行なわれる
。この工程が如何にして進行するのかは前記論文から明
らかでない。本発明による方法によれば、マスク法を2
回の露光によって実施し、この場合2回目の露光は銅層
中に孔をエツチングした後に行なわれ、かつ孔の間に位
置するフォトラッカを現像によって除去するだめに役立
つ。その後に金属面を電気メッキにより金で補強する。
この本発明による工程を用いることにより、高い機械的
安定性を生じる本発明による特徴を備えた空隙分離され
たクロスオーバが生じる。
本発明による空隙分離されたクロスオーバは半殻形の接
触接続部に基づき機械的に極めて安定である。検査によ
り、この安定性はrンデイング法のものよりも高いこと
が判明した。
〔実施例〕
次に本発明の実施例を図面につき詳説する。
第1a図にはセラミック基板10、たとえばAl2O3
からなる基板が示されている。この基板はTiWと金と
からなる層12を有している。被覆はスパッタリング装
置中で行なうことができ、金被覆体の厚さは0.2〜0
.5 txmであってよい。
蒸着された基板10.12を7オトラツカ11で被覆し
、次いでこれを露光して現像し、こうして所望の導体路
構造を蒸着基板10.12上に裸出させる。
第1b図には全浴中で電気メンキされた導体路20が示
されている。フォトラッカは除去されている。導体路2
0の厚さはたとえば2〜5μmである。つまり導体路2
0はこの導体路の下に位置する金層12よりもかなり厚
い訳である。
別の工程で銅層30を蒸着基板10.12および導体路
20上に被着させる。このことは同様に電気メッキによ
り行なうことができる。この工程後の製品は第1C図に
示されている。銅層30の厚さを導体路20上のクロス
オーバ60の接触面42の大きさに応じて選択する。こ
の接触面の面積がたとえば20廂×20μmである場合
、銅層厚は約15μmであると望ましい。
この銅層30上にポジ型フォトラッカ40を被着させ、
かつ接触個所42の上方に位置する個所で露光する。引
き続きフォトラッカ40を現像することにより、このラ
ッカの露光部分を除去する。
第1d図に示されているように、エツチング過程によっ
て銅層30中に孔41をエツチングする。この場合にラ
ッカマスクを等方性にサイドエッチする。導体路20の
接触個所42を裸出させる。次いでフォトラッカ40に
2度目の露光および現像を行なって、孔41間の結合部
からフォトラッカを除去する。この状態は第1e図に示
されている。次いで、裸出された銅層およびエツチング
された銅層ならびに接触個所42を電気メッキにより金
で補強する(第1f図)。
クロスオーバ60が生じる。フォトラッカ40を剥離し
、銅層30をエツチング除去し、かつ薄い金層12およ
びTiWからなる付着層12をエツチング除去するだけ
で、第1g図に示されているような空隙分離されたクロ
スオーバ60が得られる。
第2図には本発明による方法により製造された空隙分離
されたクロスオーバ60の斜視図が示されている。基板
10には6つの平行な導体路2,2′が設けられていて
、これらのうち外側筒導体路はクロスオーバ60によっ
て互いに接続されている。このクロスオーバ60は上向
きに開いた2つの半殻形接触接続部3を有していて、こ
れらの接触接続部は上部の殻周縁部1でウェブ6により
互いに接続されている。それぞれ1つの接触接続部3は
殻底部4によって外側導体路2の一方の上に座着してい
る。接触接続部の半殻形構造により、これらの接触接続
部は特に安定であることが判明している。この付着強度
は後続の拡散法によって高めることができる。
〔発明の効果〕
本発明による方法ないしは本発明による方法により製造
された空隙分離されたクロスオーバは次のことに適して
いる− プレーナ形回路において微細構造体を製造すること; オーバを製造すること。
【図面の簡単な説明】
図面は本発明の実施例を示すものであって、第1a図、
第1b図、第1C図、第1d図、第1e図、第1f図お
よび第1g図は本発明によるクロスオーバを製造するだ
めの種々の工程を示す要部断面図、第2図は本発明によ
るクロスオーバの斜視図である。 1・・・殻周縁部、2′・・・中間導体、2・・・導体
、3・・・接触接続部、4・・・殻底部、6・・・ウェ
ブ状接続部、10・・・セラミック基板、11・・・フ
ォトラッカ、12・・・貴金属層、20・・・導体路、
30・・・銅層、40・・・フォトラッカ、41・・・
孔、42・・・接触個所、60・・・クロスオーパ Fig、2 3 接触接続部 60 クコスで−バ

Claims (1)

  1. 【特許請求の範囲】 1、空隙分離されたクロスオーバを製造する方法であつ
    て、 (イ)貴金属層(12)と、該貴金属層上に設けられて
    いて該貴金属層(12)よりも著しく厚くかつそれらの
    上にはクロスオーバのための接触個所(42)が設けら
    れている貴金属製の導体路(20)とを備えたセラミッ
    ク基板(10)上に銅層(30)を大面積で被着させ、 (ロ)前記銅層(30)上にポジ型フオトラツカ(40
    )を大面積で被着させかつ露光し、この場合フオトラツ
    カ(40)の現像後に銅層(30)をクロスオーバのた
    めの所定の接触個所(42)の上方でのみ裸出させるよ
    うにし、(ハ)これらの接触個所の上方で前記銅層(3
    0)中に孔(41)をエッチングし、 (ニ)次いで前記孔(41)の間に位置するフオトラツ
    カ(40)をクロスオーバが生じるべき個所で露光して
    現像し、 (ホ)全ての金属面を電気メッキにより貴金属で被覆し
    、これにより接続されるべき接触個所(42)の間にク
    ロスオーバ(60)を形成させ、 (ヘ)フオトラツカ(40)を除去し、 (ト)クロスオーバ(60)下方の銅を含めて銅層(3
    0)の銅をエッチング除去し、  (チ)貴金属層(12)をエッチング除去することを特
    徴とする、空隙分離されたクロスオーバの製造法。 2、セラミック層(10)と、貴金属層(12)との間
    の付着層としてチタン−タングステン製の層を被着させ
    る、請求項1記載の方法。 3、銅層(30)をエッチ
    ング除去した後に貴金属層(12)およびチタン−タン
    グステン製の層をエッチング除去する、請求項2記載の
    方法。 4、貴金属層(12)、導体路(20)およびクロスオ
    ーバ(60)に対して貴金属として金を使用する、請求
    項1から6までのいずれか1項記載の方法。 5、銅層の厚さが接触個所の長さまたは幅と同オーダの
    大きさである、請求項1から4までのいずれか1項記載
    の方法。 6、請求項1から5までのいずれか1項記載の方法によ
    り製造された空隙分離されたクロスオーバであつて、ウ
    ェブ状接続部(6)を介して中間導体(2′)に跨がつ
    ていてかつ2つの異なる導体(2)を互いに接続してい
    る形式のものにおいて、半殻形の接触接続部(3)が設
    けられていて、これらの接触接続部がそれぞれ殻周縁部
    (1)にウェブ状接続部(6)を有していてかつ殻底部
    (4)でそれぞれ導体(2)の一方と接続されているこ
    とを特徴とする、空隙分離されたクロスオーバ。
JP1093279A 1988-04-15 1989-04-14 空隙分離されたクロスオーバーの製造法および該方法により製造されたクロスオーバ Pending JPH01312855A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3812494A DE3812494C1 (ja) 1988-04-15 1988-04-15
DE3812494.7 1988-04-15

Publications (1)

Publication Number Publication Date
JPH01312855A true JPH01312855A (ja) 1989-12-18

Family

ID=6352014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1093279A Pending JPH01312855A (ja) 1988-04-15 1989-04-14 空隙分離されたクロスオーバーの製造法および該方法により製造されたクロスオーバ

Country Status (3)

Country Link
EP (1) EP0338190A3 (ja)
JP (1) JPH01312855A (ja)
DE (1) DE3812494C1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4226200C1 (en) * 1992-08-07 1993-05-06 Siemens Ag, 8000 Muenchen, De Forming air bridges to cross conductor paths on semiconductor integrated circuit - covering conducting path to be bridged with photo-resist layers, creating air gap in second layer using etching process and adding top conductive layer
US6294455B1 (en) * 1997-08-20 2001-09-25 Micron Technology, Inc. Conductive lines, coaxial lines, integrated circuitry, and methods of forming conductive lines, coaxial lines, and integrated circuitry

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4054484A (en) * 1975-10-23 1977-10-18 Bell Telephone Laboratories, Incorporated Method of forming crossover connections
US4289846A (en) * 1979-12-28 1981-09-15 General Electric Company Process for forming low-reactance interconnections on semiconductors
US4436766A (en) * 1981-05-15 1984-03-13 The United States Of America As Represented By The Secretary Of The Navy Plated bridge step-over connection for monolithic devices and method for making thereof
US4601915A (en) * 1984-09-24 1986-07-22 Motorola, Inc. Method of fabricating air supported crossovers
US4670297A (en) * 1985-06-21 1987-06-02 Raytheon Company Evaporated thick metal and airbridge interconnects and method of manufacture

Also Published As

Publication number Publication date
DE3812494C1 (ja) 1989-08-10
EP0338190A3 (de) 1991-03-06
EP0338190A2 (de) 1989-10-25

Similar Documents

Publication Publication Date Title
US6746819B1 (en) Use of polyimide for adhesive layers, lithographic method for producing microcomponents and method for producing composite material
US4289846A (en) Process for forming low-reactance interconnections on semiconductors
US7271022B2 (en) Process for forming microstructures
JPH02260492A (ja) パターン化法及び製品
US4963512A (en) Method for forming conductor layers and method for fabricating multilayer substrates
CA1219835A (en) Metal/semiconductor deposition
US5200300A (en) Methods for forming high density multi-chip carriers
US4601915A (en) Method of fabricating air supported crossovers
JPH05502138A (ja) 多層配線における相互接続部およびその形成方法
JPH01312855A (ja) 空隙分離されたクロスオーバーの製造法および該方法により製造されたクロスオーバ
KR100275372B1 (ko) 회로기판 제조방법
JP2787228B2 (ja) 可撓性回路基板の製造法
JPH0485829A (ja) 半導体装置及びその製造方法
JPH04180231A (ja) 微細バンプ電極を有する半導体装置の製造方法
KR100252757B1 (ko) 금속패턴 형성방법
JPH03173497A (ja) 多層配線基板およびその製造方法
JPH03154214A (ja) 導体パターン形成方法と磁気ヘッドの製造方法
JPS6334928A (ja) スル−ホ−ルの形成方法
JP2830636B2 (ja) 半導体装置の製造方法
JPS6378552A (ja) スル−ホ−ルの形成方法
JP2829345B2 (ja) 薄膜基板の製造方法
JPH09139564A (ja) 厚膜配線及びその形成方法
JPH03108798A (ja) 多層配線基板およびその製造方法
JPH0228324A (ja) 半導体装置の製造方法
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法