JPH01316073A - フィールド検出回路およびフレーム検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複合同期信号からフィールドおよびフレーム
を検出する検出回路に関する。

従来の技術 複合同期信号からフィールド信号を検出する方法として
は、まず複合同期信号を積分し、積分された信号が基準
レベルを超えるタイミングでパルス発生器を反転させて
フィールド信号を得るという手段が従来より広く用いら
れている。

３、、−ジ また、フレーム信号を検ｄ」する方法としては、奇数フ
ィールドと偶数フィールドの判別を目的とした検出法が
一般的であり、この場合の出力状態は例えば１フイール
ド毎に反転する信号である。

発明が解決しようとする課題 上記積分方式によりフィールド信号を検出した場合、積
分回路を構成する素子のバラツキ、あるいは複合同期信
号の振幅変動に伴いフィールド信号の出力タイミングが
正確に定寸らないという欠点がある。さらに、複合同期
信号に雑音が含まれるとパルス発生器が誤動作するとい
う欠点を有する。

また、従来方式により検出したフレーム信号は、一般に
立上り部あるいは立下り部が垂直同期パルス期間付近に
存在する。従って、このフレーム信号を例えば映像信号
処理の目的に用いる場合、垂直同期間終了後から始まる
映像信号ラインを適確にとらえるのに有効な信号とはな
らないという欠点がある。

本発明は上記の様な問題を解決するものであり、正確な
出力タイミングを有するフィールド信号および映像信号
処理に有効な出力タイミングを有するフレーム信号を一
連の回路構成で検出することのできる新規なフィールド
検出回路およびフレーム検出回路を提供することを目的
とするものである。

課題を解決するための手段 本発明は、上記目的を達成するために、論理回路を用い
、複合同期信号から正確な出力タイミングを有するフィ
ールド信号および奇数フィールドにおける垂直同期期間
終了後最初の映像信号ラインにおいて出力されるフレー
ム信号を検出するようにしたものである、。

作　　用 本発明は論理回路構成であるだめ、複合同期信号に含せ
れる雑音や振幅変動の影響を受けない正確な出力タイミ
ングのフィールド信号を検出することができる。

才だ、フレーム信号は奇数フィールドにおける垂直同期
期間終了後最初の映像信号ラインの水平５　ヘーノ 同期信号前縁のタイミングにて出力されるので、映像信
号ラインを指示する適確な基準信号になるという効果を
有する。

実施例 第１図は本発明をＮＴＳＣ方式に実施した場合の一実施
例の構成を示し、第２図は奇数フィールドにおけるタイ
ミングチャート、第３図は偶数フィールドにおけるタイ
ミングチャートである。

第１図の実施例において、３０は複合同期信号が加えら
れる入力端子、１は反転ゲート、５，６゜１１はＪＫフ
リップフロップ、７は複合同期信号のタイミングでデク
リメントされる１ｏ進ダウンカウンタ、２，８は単安定
マルチバイブレータ、４０は上記複合同期信号より検出
したフィールド信号の出力端子、５０は上記複合同期信
号より検出したフレーム信号の出力端子である。

単安定マルチバイブレータ２は、コンデンサ３と抵抗器
４から成るタイミング回路を有し、その時定数はマルチ
バイブレータ２の出力パルス幅ＴがＴ、＜Ｔ＜ＴＨ／２
を満足するように選定されてい６、、−７ る。ここで、ＴＨは一水平走査期間を表わし、Ｔ１は切
込パルス幅と等化パルス幅の和に相当する。

また、単安定マルチバイブレータ８はコンデンサ９と抵
抗器１０から成るタイミング回路を有し、その時定数は
、マルチバイブレータ８の出力パルス幅Ｔが（ＴＨ／２
−Ｔ２）＜Ｔ＜（ＴＨ−Ｔ２）を満足するように選定さ
れている。ここで、Ｔ２は等化パルス幅を表わす。

入力端子３０に印加される複合同期信号Ａは反転ゲート
１により反転し、信号Ｂとしてその立下りタイミングで
単安定マルチバイブレータ２をトリガする。マルチバイ
ブレータ２はコンデンサ３および抵抗４から成るタイミ
ング回路により、Ｔ１〈Ｔ＜ＴＨ／２なるパルス幅Ｔを
持つ信号Ｃを出力する。この時、マルチバイブレータ２
がトリガブルなものである場合、その出力信号は複合同
期信号Ａが垂直同期パルス期間から後置等化期間に移行
する部分においてのみそのパルス幅は（Ｔ　＋　Ｔ１）
となり、第２図はこの状態で記載されている（ただし、
マルチパイプレーク２が必ずしもリトリガプ７　ページ ルでなければならないということではない）。

上記信号Ｂをクロック信号として、その立下りタイミン
グで作動するＪＫフリップフロップ５は、通常、信号Ｂ
の立下りにおいて信号Ｃが低レベルであることから、Ｑ
出力は高レベルを保持し、信号Ｂが後置等化期間の第１
等化パルスである時のみその立下りタイミングにおける
信号Ｃが高レベルであるため、Ｑ出力は低レベルに変化
する。この状態は信号Ｃが高レベルを保持している間持
続するが、信号Ｃが低レベルに移行するとＱ出力は再び
高レベルに復帰する。上記動作により、出力端子４ｏに
は１フイ一ルド周期の信号Ｄ１すなわちフィールド信号
が得られる。

さて、上記フィールド信号りが高レベルから低レベルに
変化するタイミングでＪＫフリップフロップ６はそのＱ
出力（＝信号Ｅ）が低レベルとなり、ダウンカウンタ７
をカウント動作状態に設定する。同時に、ダウンカウン
タ７は与えられたプリセットデータ（０１０１）２を出
力するように設定し、かつリップルクロック信号Ｆを高
レベルに設定する。その後、フィールド信号りは高レベ
ルに復帰する。

ＴＫフリップフロップ６は、信号Ｆが高レベルの間はそ
のＱ出力を低レベルに保持するので、ダウンカウンタ７
は信号Ｂのタイミングでデクリメントされ、信号Ｂが後
置等化期間中最後の等化パルスとなる時にカウント出力
が（ＯＯＯＯ）　２となり、従って、信号Ｆが低レベル
に変化する。

１にフリップフロップ６は信号Ｆの立下り時に信号りが
高レベルであることからそのＱ出力（＝信号Ｅ）を高レ
ベルに戻すため、ダウンカウンタ７はカウント停止状態
に入る。上記動作により、複合同期信号の後置等化期間
内に低しベ化となる信号Ｅは、単安定マルチバイブレー
タ８をその立上りタイミングでトリガする。

マルチバイブレータ８はコンデンサ９および抵抗器１ｏ
から成るタイミング回路により、（ＴＨ／２−Ｔ２）＜
Ｔ＜（ＴＨ−Ｔ２）なるパルス幅Ｔを持つ信号Ｇを出力
する。

最終段のＴＫフリップフロップ１１は信号Ｇが９　ペー
ジ 低レベル期間はそのＱ出力が低レベルを保持するが、ク
ロック入力信号（＝信号Ａ）が奇数フィールドの複合同
期信号である場合、後置等化期間内の最終等化パルスよ
υ（ＴＨ／２）のちに水平同期パルスが存在するので、
水平同期パルスの立下りタイミングで信号Ｇの高レベル
をとらえ、Ｑ出力（＝信号Ｈ）を高レベルにする。

この信号Ｈは信号Ｇが高レベルの間高レベルを保持し、
信号Ｇが低レベルに変化するとともに低レベルになる。

クロック入力信□号が偶数フィ□−ルドの複合同期信号
である場合は、後置等化期間内の最終等化パルスから次
の水平同期パル□スまでＴＨの隔たりがあるたあ、その
立下りタイミングで信号Ｇの高レベルをとらえることが
なく、従って信号Ｈは低レベルを継続する。

上記した一連の動作により、信号Ｈは複合同期信号Ａが
奇数フィールドの場合のみその後置等化期間終了後最初
の水平同期パルス前縁にて出力され、（ＴＨ／２）より
小なるパルス幅を有する信号であり、従って、出力端子
６０からフレーム信号１ｏヘー／′ として得ることができる。

本発明をＰＡＬ方式において実施する場合には、ダウン
カウンタ７のプリセットデータを（ｏｌｏｏ）２とすれ
ばよい。

本発明により検出されるフレーム信号を映像信号処理に
用いた場合の実施例の概略をブロック図を第４図に示す
。

入力端子６ｏに解析すべき映像信号が印加されると、Ａ
／Ｄ変換器６１によりディジタルデータ化され、同時に
同期分離回路６２により複合同期信号工が検出される。

単安定マルチバイブレータ６３のタイミング回路はその
出力パルス幅Ｔが（”Ｈ／２）＜Ｔ＜ＴＨとなるべく選
定されており、その結果（ＴＨ／２）周期の等化パルス
および切込パルスが増り除かれたＴＨ周期の信号りが出
力される。

アドレスカウンタ６４は信号りをクロック信号とするた
め、１水平ライン毎に１アドレス更新される。

この時、検出回路６７は複合同期信号■よりフレ１１６
−シ ーム信号Ｎを検出し、奇数フィールドにおける垂直同期
期間終了後最初の水平同期パルス前縁のタイミングでカ
ウンタ６４を初期化するので、１フレームの第１映像ラ
インより順序よくメモリ６６に映像信号ディジタルデー
タが貯えられる。

上記構成により、演算処理回路６６は貯えられたディジ
タルデータを処理し、１フレーム内の任意水平ラインの
映像信号を解析することができる・なお、上記実施例に
おいてダウンカウンタ７はプリセットデータを変更すれ
ばアップカウンタでも良い。

また、複合同期信号の極性を考慮すればＪＫフリップフ
ロップ５，６．１１はＤフリップフロップでも構成でき
る。

発明の効果 本発明は、上記のように、論理回路によってフィールド
信号およびフレーム信号を検出するので、安定かつ正確
な動作が実現される。

また、フレーム信号は奇数フィールド開始後最初の映像
信号ラインにおける水平同期パルスの前縁において出力
されるので、映像信号処理の際の適確な基準信号として
利用できる。壕だ、映像信号観測の際のトリガ信号とし
ても有効である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるフィールド検出回路
およびフレーム検出回路のブロック図、第２図および第
３図は第１図の回路の動作を説明するだめのタイミング
チャート、第４図は本回路を映像信号処理に用いた場合
の概略ブロック図である。 １・・・・・反転ゲート、２，８．６３・・・・単安定
マルチバイブレータ、５，６．１１・・・・・・ＴＫフ
リップフロップ、７・・・・・１ｏ進カウンタ、３，９
・・・コンデンサ、４，１Ｑ・・・・・抵抗器、３０・
・・・・・複合同期信号入力端子、４０・・・・・・フ
ィールド信号出力端子、５０・・・・フレーム信号出力
端子、６０・・・映像信号入力端子、６１・・・・・・
Ａ／Ｄ変換器、６２・・・・同期分離回路、６４・・・
・アドレスカウンタ、６５・・・・・・メモリ、６６・
・・・・・演算処理回路。

Claims (2)

【特許請求の範囲】
1. （１）複合同期信号によりトリガされる単安定マルチバ
   イブレータと、上記複合同期信号をクロック入力信号と
   し上記単安定マルチバイブレータの出力信号によりクリ
   アされるフリップフロップとを備え、上記フリップフロ
   ップの出力端子からフィールド検出信号を出力するよう
   にしたことを特徴とするフィールド検出回路。
2. （２）複合同期信号によりトリガされる第１の単安定マ
   ルチバイブレータと、上記複合同期信号をクロック入力
   信号とし上記第１の単安定マルチバイブレータの出力信
   号によりクリアされる第１のフリップフロップと、この
   第１のフリップフロップから得られるフィールド検出信
   号によりクリアされる第２のフリップフロップと、上記
   複合同期信号をクロック入力信号とし上記第２のフリッ
   プフロップの出力信号によりカウント動作を開始しその
   カウント一巡毎に出力される信号を上記第２のフリップ
   フロップにクロック入力信号として入力するカウンタと
   、上記第２のフリップフロップの出力信号によりトリガ
   される第２の単安定マルチバイブレータと、上記複合同
   期信号をクロック入力信号とし上記第２の単安定マルチ
   バイブレータの出力信号によりクリアされる第３のフリ
   ップフロップとを具備し、この第３のフリップフロップ
   の出力端子からフレーム検出信号を出力するようにした
   ことを特徴とするフレーム検出回路。