JPH0131637B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、記憶又は記録したデータに基づい
て自動的に和音演奏を行なうことのできる自動演
奏装置に関し、発生すべき和音について和音名デ
ータといくつかの発生タイミングデータとを記録
又は記憶することによりデータ量の削減を図つた
ものである。

従来、この種の自動演奏装置としては、和音発
生順に和音名データを記録又は記憶しておき、こ
れを順次に読出して自動的に和音演奏を行なうも
のが知られている（例えば、実開昭50−925号公
報及び実開昭50−926号公報参照）。

しかしながら、このような自動演奏方式による
と、楽曲の進行上和音が頻繁に又は不規則的に変
化する場合には記録又は記憶すべきデータ量が膨
大になり、記録媒体又はメモリとしても大容量の
ものが必要になる不都合があつた。

この発明の目的は、このような不都合を解消し
た新規な自動演奏装置を提供することにある。

この発明による自動演奏装置は、発生すべき和
音について和音名データといくつかの発生タイミ
ングデータとを記録又は記憶しておき、その記録
又は記憶したデータに基づいて自動和音演奏を行
なうようにしたことを特徴とするもので、以下、
添付図面に示す実施例について詳述する。

第１図は、この発明の第１の実施例による自動
演奏用データ記録シートとしての楽譜に記録され
る自動演奏データのフオーマツトを示すものであ
る。

楽譜１０の下方余白部にはデータ記録部１０ａ
が設けられている。データ記録部１０ａは例えば
１トラツクの磁気テープをシート面に貼付して成
り、磁気テープには楽譜１０のメロデイ内容に対
応したメロデイ音高データと、終りデータFNS
と、区切りマークデータDM₁と、楽譜１０のメ
ロデイ内容に対応したメロデイ符長データと、区
切りマークデータDM₂と、楽譜１０の和音内容
に対応した和音データとがこの記載順序にしたが
つてシリアルデータの形で磁気的に記録されてい
る。

メロデイ音高データは各メロデイ音符毎に６ビ
ツトのバイナリコードで音高を示すもので、６ビ
ツトのうち上位２ビツトはオクターブを表わし、
残り４ビツトは音名を表わす。各メロデイ音符に
対応したメロデイ音高データはメロデイ進行にし
たがつて発音すべき順に配列され、その配列中の
休符に対応した個所には６ビツトのバイナリコー
ド「111000」からなる休符データが配置される。

終りデータFNSは６ビツトのバイナリコード
「110000」からなり、メロデイの終りを表わす。
また、区切りマークデータDM₁は６ビツトのバ
イナリコード「110100」からなり、終りデータ
FNSと最初のメロデイ符長データとの区切りを
表わす。

メロデイ符長データはメロデイ進行における音
符又は休符毎にその長さ、すなわち符長を示すも
ので、４ビツトのバイナリコードからなつてい
る。区切りマークデータDM₂は４ビツトのバイ
ナリコードからなり、最終のメロデイ符長データ
と最初の和音データとの区切りを表わす。

和音データは発生すべき和音の和音名を示す和
音名データと、和音の発生タイミングを示すタイ
ミングデータとを含むもので、和音名データ及び
タイミングデータのいずれも10ビツトのバイナリ
コードからなる。和音名データは上位４ビツトが
“１”で識別マークを表わし、残り６ビツトがそ
のうちの上位２ビツトでメジヤ、セブンス等の和
音タイプを表わし且つ残り４ビツトでＣ、Ｇ等の
根音名を表わすことによりＣメジヤ（C_M）、Ｇセ
ブンス（G₇）等の和音名を表わす。和音名デー
タの下位６ビツトは全ビツト“０”の状態から全
ビツト“１”の状態まで変化可能であるので、和
音名データは10進数にして960〜1023に対応して
異なる和音名を表現可能である。

タイミングデータは上位４ビツトが識別マーク
を表わし、残り６ビツトがC_Mについて例示する
ような「１」、「15」、「40」等のアドレスナンバを
表わす。この場合のアドレスナンバは前述のメロ
デイ音高データを自動演奏装置内のメモリに一旦
転送した後そこからメロデイ進行にしたがつて読
出す際のアドレスナンバに対応するものであり、
和音発生タイミングを指示する。タイミングデー
タの上位４ビツトは「0000」から「1110」まで変
化可能であるので、識別マークコードは前述の和
音名データの場合とは異なり、一定ではない。ま
た、タイミングデータの下位６ビツトは
「000000」から「111111」まで変化可能であるの
で、タイミングデータは10進数にして０〜959に
対応して異なるアドレスナンバを表現可能であ
る。

なお、和音データについては、識別マークビツ
トを１ビツト（例えば和音名データは“１”、タ
イミングデータは“０”）とし、残りの９ビツト
で和音名又はアドレスナンバを表わすようにして
もよい。この場合には、10進数にして０〜511に
対応して異なる和音名又は異なるアドレスナンバ
を表現可能である。また、和音名データについて
は、和音タイプビツトを３ビツト以上にしてさら
に多くの和音タイプを表わすようにしてもよい。

次に、第２図を参照して、第１図の楽譜の利用
装置としての自動演奏装置について説明する。

楽譜１０の下部をデータ読取装置１２の受入口
に挿入すると、データ読取装置１２はデータ記録
部１０ａの自動演奏データを順次に読取り、シリ
アルデータの形でRAM（ランダム・アクセス・
メモリ）書込制御回路１４に供給する。

RAM書込制御回路１４は６ビツトのシリアル
メロデイ音高データをシリアル／パラレル（Ｓ／
Ｐ）変換回路１６を介して６ビツトのパラレルデ
ータとして音高データRAM１８に供給し、書込
アドレス信号WA₁に応じてRAM１８に書込み、
メロデイ音高データの書込みが終ると、同様にし
てRAM１８に終りデータFNSを書込む。次に、
RAM書込制御回路１４は区切りマークデータ
DM₁を検知した後、４ビツトのシリアルメロデ
イ符長データをＳ／Ｐ変換回路２０を介して４ビ
ツトのパラレルデータの形で符長データRAM２
２に供給し、書込アドレス信号WA₂に応じて
RAM２２に書込む。そして、メロデイ符長デー
タの書込みが終ると、RAM書込制御回路１４は
区切りマークデータDM₂を検知し、しかる後、
和音データをＳ／Ｐ変換回路２４及びデータフオ
ーマツト変換回路２６を介して16ビツトのパラレ
ルデータとして和音データRAM２８に供給し、
書込アドレス信号WA₃に応じてRAM２８に書込
む。この場合、Ｓ／Ｐ変換回路２４は10ビツトの
シリアル和音データを10ビツトのパラレル和音デ
ータに変換し、データフオーマツト変換回路２６
は10ビツトのパラレル和音データを第３図Ａ及び
Ｂに例示するように16ビツトのパラレル和音デー
タに変換する。すなわち、データフオーマツト変
換回路２６の入力側には第３図Ａに例示するよう
に和音名C_Mを示す和音名データ及びC_Mの和音の
発生タイミングをアドレスナンバ「１」、「15」、
「40」……に対応させて示すタイミングデータが
いずれもパラレル10ビツトのデータとして順次に
供給されるが、データフオーマツト変換回路２６
の出力側には第３図Ｂに例示するようにアドレス
ナンバ「１」、「15」、「40」……に対応したパラレ
ル10ビツトのタイミングデータそれぞれに対して
和音名C_Mを示すパラレル６ビツトの和音名デー
タを組合わせた形の16ビツトのパラレル和音デー
タが順次に送出される。なお、第３図Ｂのパラレ
ル６ビツトの和音名データは第３図Ａのパラレル
10ビツトの和音名データから４ビツトの識別マー
クビツトを除去したものに対応する。

RAM１８及び２２からのメロデイデータの読
出し、は読出制御回路３０によつて制御され、
RAM２８からの和音データの読出しはサーチ回
路３２によつて制御される。

読出制御回路３０において、スタートスイツチ
SWをオンすると、Ｒ−Ｓフリツプフロツプ３４
がセツトされ、その出力Ｑ＝“１”はインバータ
３６及び微分回路３８に供給される。インバータ
３６は非演奏時に出力信号＝“１”を発生
しているもので、フリツプフロツプ３４の出力Ｑ
＝“１”に応じて出力信号は“０”になる。
また、微分回路３８はフリツプフロツプ３４の出
力Ｑ＝“１”をシステムクロツク信号φに同期し
て立上り微分することによりスタート信号
ΔSTRTを発生する。

スタート信号ΔSTRTはORゲート４０を介し
て、信号でリセツト解除されているアドレ
スカウンタ４２にクロツク入力CKとして供給さ
れるので、カウンタ４２はスタート信号ΔSTRT
に応じて最初の読出アドレスに対応した読出アド
レス信号RA₁を発生する。この読出アドレス信号
RA₁に応じてRAM１８からは最初のメロデイ音
に対応したメロデイ音高データが読出され、押鍵
表示装置４４及びメロデイ音源回路４６に供給さ
れる。このため、押鍵表示装置４４は鍵盤又は鍵
盤図上で最初のメロデイ音に対応した鍵を押すべ
きことを発光素子等によつて表示する。また、メ
ロデイ音源回路４６は最初のメロデイ音に対応し
た楽音信号を電子的に合成して出力アンプ４８を
介してスピーカ５０に供給するので、スピーカ５
０からは最初のメロデイ音が発生される。

アドレスカウンタ５２は信号でリセツト
解除された後、スタート信号ΔSTRTに応じて最
初の読出アドレスに対応した読出アドレス信号
RA₂を発生する。この読出アドレス信号RA₂に応
じてRAM２２からは最初のメロデイ音に対応し
たメロデイ符長データが読出され、長さデータ変
換回路５４を介して比較回路５６に一方の比較入
力として供給される。ここで、長さデータ変換回
路５４はROM（リード・オンリイ・メモリ）等
からなるもので、RAM２２からのメロデイ符長
データによつて示される音符又は休符の長さをテ
ンポクロツク源５８によつて発生されるテンポク
ロツク信号TCLの計数値に対応させて示すよう
な変換出力を発生するようになつている。

符長カウンタ６０はORゲート６２からのスタ
ート信号ΔSTRTによつてリセツトされた後テン
ポクロツク信号TCLを計数し、その計数出力を
比較回路５６に他方の比較入力として供給する。
このため、比較回路５６は両比較入力を比較して
カウンタ６０の計数値が最初のメロデイ音の音符
長に対応した値に達すると一致信号EQを発生す
る。

この一致信号EQはクロツク信号φで調時され
るＤ−フリツプフロツプ６４を介し、さらにOR
ゲート６２を介してカウンタ６０をリセツトさせ
るので、カウンタ６０はそのリセツトの後再びテ
ンポクロツク信号TCLを計数する。また、一致
信号EQはORゲート４０を介してカウンタ４２に
供給されるので、カウンタ４２は１カウント歩進
し、２番目の読出アドレスに対応した読出アドレ
ス信号RA₁を発生する。このため、RAM１８か
らは２番目のメロデイ音に対応したメロデイ音高
データが読出され、押鍵表示装置４４及びメロデ
イ音源回路４６に供給される。従つて、押鍵表示
装置４４では前回同様に２番目のメロデイ音に対
応した押鍵表示がなされると共にメロデイ音源回
路４６では前回同様に２番目のメロデイ音に対応
した楽音信号合成が行なわれ、スピーカ５０から
は２番目のメロデイ音が発生される。

比較回路５６からの一致信号EQはまたORゲー
ト４０を介してカウンタ５２にも供給されるの
で、カウンタ５２は２番目の読出アドレスに対応
した読出アドレス信号RA₂を発生する。このた
め、RAM２２からは２番目のメロデイ音に対応
したメロデイ符長データが読出され、長さデータ
変換回路５４を介して比較回路５６に供給され
る。このとき比較回路５６にはカウンタ６０の計
数出力も供給されるので、比較回路５６は前回同
様にして比較動作を行ない、カウンタ６０の計数
値が２番目のメロデイ音の音符長に対応した値に
対すると再び一致信号EQを発生する。以下同様
にして音符長（又は休符長）の測定終了のたびに
一致信号EQが発生される。そして、一致信号EQ
が発生されるたびに新たなメロデイデータが読出
され、その読出データに基づいて自動押鍵表示及
び自動メロデイ演奏が遂行される。

最後にRAM１８からは終りデータFNSが読出
され、終り検出回路６６に供給される。終り検出
回路６６は終りデータFNSを検出すると、その
検出出力によりフリツプフロツプ３４をリセツト
させるので、これによつて一連のメロデイデータ
読出しが完了する。

上記したのはメロデイデータの読出動作である
が、これに並行して和音データの読出しも行なわ
れる。

サーチ回路３２において、Ｒ−Ｓフリツプフロ
ツプ６８は前述のORゲートの出力信号からなる
サーチ指令信号SIに応じてセツトされるようにな
つており、サーチ指令信号SIはクロツク信号φを
計数するアドレスカウンタ７０をリセツトさせる
ようになつている。スタート信号ΔSTRTが発生
されると、このスタート信号ΔSTRTからなるサ
ーチ指令信号SIがフリツプフロツプ６８をセツト
させる一方、カウンタ７０をリセツトさせる。カ
ウンタ７０はこのリセツトの後クロツク信号φを
計数して読出アドレス信号RA₃をRAM２８に供
給する。従つて、RAM２８からは和音データが
高速で読出される。

このとき読出される和音データのうち、タイミ
ングデータTDは比較回路７２に一方の比較入力
として供給され、和音名データCDはラツチ回路
７４に供給される。そして、比較回路７２の他方
の比較入力としては、カウンタ４２から最初の読
出アドレスナンバを示すメロデイ進行データ（読
出アドレス信号RA₁）が供給されている。このた
め、比較回路７２は両比較入力を比較して一致し
ていると一致信号EQを発生する。先に第３図に
ついて例示したようにRAM２８からの最初の読
出データが和音名C_Mを示し且つアドレスナンバ
「１」を示すものとすると、比較回路７２は
RAM２８からの最初のデータ読出時に一致信号
EQを発生し、これをANDゲート７６に供給す
る。このとき、ANDゲート７６はフリツプフロ
ツプ６８の出力Ｑ＝“１”によつて導通している
ので、比較回路７２からの一致信号EQはANDゲ
ート７６を介してラツチ回路７４にロード信号
LDとして供給される。このため、ラツチ回路７
４は和音名C_Mを示す和音名データをラツチし、
伴奏音源回路７６に供給する。

伴奏音源回路７６はラツチ回路７４からの最初
の和音名データに基づいてC_Mの和音の構成温に
対応した和音信号と、C_Mの和音及び選択された
リズムに適合したベース音信号とを電子的に合成
し、これらの信号を出力アンプ４８を介してスピ
ーカ５０に供給する。従つて、スピーカ５０から
は前述の最初のメロデイ音と共にC_Mの和音及び
それに対応したベース音が発生される。

一方、信号でリセツト解除されたテンポ
カウンタ７８はテンポクロツク信号TCLを計数
してその計数出力をリズムパターンメモリ８０に
供給するので、メモリ８０からは選択されたリズ
ムに対応したリズムパターン信号RP及び伴奏タ
イミング信号ATが発生される。伴奏タイミング
信号ATは伴奏音源回路７６に供給され、和音信
号及びベース音信号の送出タイミングをリズムと
連動させて制御するのに用いられる。また、リズ
ムパターン信号RPはリズム音源回路８２に供給
され、適宜のリズム音源を駆動することによりリ
ズム音信号を発生させる。リズム音源回路８２か
らのリズム音信号も出力アンプを介してスピーカ
５０に供給されるので、スピーカ５０からはリズ
ム音も発生される。

ところで、カウンタ７０はRAM２８の全アド
レスに対応する計数値になる（RAM２８からの
和音データ高速読出しが１サイクル分終る）とキ
ヤリイアウト出力COを発生し、フリツプフロツ
プ６８をリセツトさせる。

次に、２番目のメロデイ音に対応して比較回路
５６が最初の一致信号EQを発生すると、この一
致信号EQがサーチ回路３２にサーチ指令信号SI
として供給されるので、フリツプフロツプ６８は
再びセツトされ且つカウンタ７０はリセツト後ク
ロツク信号φの計数を再開する。このため、前回
と同様にしてRAM２８からの高速データ読出し
が行なわれ、比較回路７２はアドレスナンバ
「２」に対応したタイミングデータTDがRAM２
８から読出されるか調べる。この場合、アドレス
ナンバ「２」に対応したタイミングデータTDが
ないものとすると、ラツチ回路７４の和音名デー
タは更新されないからスピーカ５０からは依然と
してC_Mの和音及びこれに対応したベース音が発
生される。

この後、上記のような動作がくりかえされ、カ
ウンタ４２がアドレスナンバ「８」に対応したデ
ータを比較回路７２に供給する時点になると、比
較回路７２はこれまでと同様にアドレスナンバ
「８」に対応したタイミングデータTDがRAM２
８から読出されるか調べる。この場合、第１図に
例示したようにG₇の和音名に対応してアドレス
ナンバ「８」に対応したタイミングデータTDが
あるものとすると、比較回路７２は一致信号EQ
を発生するので、この一致信号EQに応じてラツ
チ回路７４は和音名G₇を示す和音名データCDを
ラツチする。このため、スピーカ５０からはG₇
の和音及びこれに対応したベース音がC_Mの和音
及びこれに対応したベース音に代つて発生され
る。

上記したように、第２図の自動演奏装置によれ
ば、楽譜１０からRAM１８，２２及び２８に転
送したメロデイ音高データ、メロデイ符長データ
及び和音データに基づいて自動的にメロデイ押鍵
表示、メロデイ演奏及び和音・ベース音演奏が行
なわれ、しかも自動リズム演奏も利用できるの
で、演奏練習したり、合奏したりする際に非常に
有益である。

第４図は、この発明の第２の実施例による楽譜
記録される自動演奏データのフオーマツトを示す
ものである。この第２の実施例によるフオーマツ
トが前述の第１の実施例によるフオーマツトと異
なる点は、和音データの表現の仕方にあり、それ
以外は第１の実施例と同様である。すなわち、楽
譜１０のデータ記録部１０ａに記録される和音デ
ータは各々９ビツトのバイナリコードからなる和
音名データ及びタイミングデータを含む。和音名
データは最上位ビツトが“０”で識別マークを表
わし、残り８ビツトがそのうちの上位４ビツトで
和音タイプを且つ残り４ビツトで根音名を表わす
ことによりC_M、G₇等の和音名を表わす。また、
タイミングデータは最上位ビツトが“１”で識別
マークを表わし、残り８ビツトがそのうちの上位
６ビツトで小節ナンバを且つ残り２ビツトで拍ナ
ンバを表わすことにより１小節目の１拍目（１・
１）、３小節目の１拍目（３・１）というように
和音発生タイミングを表わす。

第５図は、第４図の楽譜の利用装置としての自
動演奏装置を示すもので、第２図におけると同様
の部分には同様の符号を付してその詳細な説明を
省略する。

Ｓ／Ｐ変換回路２４は９ビツトのシリアル和音
データを９ビツトのパラレル和音データに変換し
てデータフオーマツト変換回路２６に供給する。
データフオーマツト変換回路２６は第６図Ａ及び
Ｂに例示するように９ビツトのパラレル和音デー
タを16ビツトのパラレル和音データに変換する。
すなわち、データフオーマツト変換回路２６の入
力側には第６図Ａに例示するように和音名C_Mを
示す和音名データ及びC_Mの和音の発生タイミン
グを小節・拍ナンバ「１・１」、「３・１」……に
対応させて示すタイミングデータがいずれもパラ
レル９ビツトのデータとして順次に供給される
が、データフオーマツト変換回路２６の出力側に
は第６図Ｂに例示するように小節・拍ナンバ
「１・１」、「３・１」……に対応したパラレル８
ビツトのタイミングデータそれぞれに対して和音
名C_Mを示すパラレル８ビツトの和音名データを
組合わせた形の16ビツトのパラレル和音データが
順次に送出される。なお、第６図Ｂにおける各々
８ビツトのタイミングデータ及び和音名データは
第６図Ａにおける各々９ビツトのタイミングデー
タ及び和音名データからそれぞれ１ビツトの識別
マークビツトを除去したものに対応する。

カウンタ９０は信号によつてリセツト解
除された後テンポクロツク信号TCLを計数する
もので、拍ナンバに対応した計数出力をリズムパ
ターンメモリ８０に供給するようになつている。
また、カウンタ９０は１小節に対応した計数値に
なるたびに小節カウンタ９２にキヤリイアウト出
力COを供給するようになつており、小節カウン
タ９２は信号によつてリセツト解除された
後キヤリイアウト出力COを計数して小節ナンバ
に対応した計数出力を発生する。

カウンタ９０及び９２の計数出力は小節・拍ナ
ンバデータBDを形成すべく組合わされて、サー
チ回路３２に楽曲進行を示す進行データとして供
給される。また、カウンタ９０の計数出力のう
ち、拍毎に発生される拍パルスBPはサーチ回路
３２にサーチ指令信号として供給される。

サーチ回路３２は拍パルスBPが発生されるた
びに前述したと同様にRAM２８から和音データ
を高速で読出して小節・拍ナンバデータBDと比
較することによりデータBDの示す小節・拍ナン
バに対応したタイミングデータがRAM２８から
読出されるか調べる。第６図に例示したように１
小節目の１拍目「１・１」に対応したタイミング
データがあるものとすると、サーチ回路３２はこ
のタイミングデータの読出時に和音名C_Mを示す
和音名データをラツチし、伴奏音源回路７６に供
給する。このため、スピーカ５０からは前述した
と同様にC_Mの和音及びこれに対応したベース音
が発生される。

この後、２小節目の２拍目に対応したタイミン
グになり、RAM２８からは第４図に例示したよ
うに当該タイミング「２・２」を示すタイミング
データが読出されるものとすると、サーチ回路３
２は和音名G₇を示す和音名データを抽出して伴
奏音源回路７６に供給する。このため、スピーカ
５０からはC_Mの和音及びこれに対応するベース
音に代つてG₇の和音及びこれに対応するベース
音が発生される。

第７図は、この発明の第３の実施例による楽譜
に記録される自動演奏データのフオーマツトを示
すものである。この第３の実施例によるフオーマ
ツトが前述の第１の実施例によるフオーマツトと
異なる点は、メロデイ音高データに伴奏命令を含
ませると共に和音タイミングデータを伴奏命令の
回数に対応して定めたことである。すなわち、メ
ロデイ音高データはそのメロデイ進行の複数個所
に対応して６ビツトのバイナリコード「111100」
からなる伴奏命令を含んだ形で楽譜１０のデータ
記録部１０ａに記録される。また、和音データは
各々８ビツトのバイナリコードからなる和音名デ
ータ及びタイミングデータを含む。和音名データ
は最上位ビツトが“０”で識別マークを表わし、
残り７ビツトがそのうちの上位３ビツトで和音タ
イプを且つ残り４ビツトで根音名を表わすことに
よりC_M、G₇等の和音名を表わす。タイミングデ
ータは最上位ビツトが“１”で識別マークを表わ
し、残り７ビツトが「１」、「５」、「９」というよ
うに伴奏命令の回数を表わすことにより和音発生
タイミングを表わす。

第８図は、第７図の楽譜の利用装置としての自
動演奏装置を示すもので、第２図におけると同様
の部分には同様の符号を付してその詳細な説明を
省略する。

楽譜１０から読取られた伴奏命令は個々のメロ
デイ音高データと同様にＳ／Ｐ変換回路１６でパ
ラレル６ビツトのデータに変換されてからRAM
１８に記憶される。また、和音データはＳ／Ｐ変
換回路２４でパラレル８ビツトのデータに変換さ
れてからRAM２８に記憶される。

読出制御回路３０において、スタート信号
ΔSTRTが発生されると、この信号ΔSTRTは
ORゲート１００を介してANDゲート１０２に供
給されるので、ANDゲート１０２を介してカウ
ンタ４２にクロツク信号φが供給される。カウン
タ４２はクロツク信号φを１カウントして最初の
読出アドレスに対応する読出アドレス信号RA₁を
RAM１８に供給する。このため、RAM１８か
らは最初のメロデイ音に対応したメロデイ音高デ
ータが読出され、ラツチ回路１０４に供給され
る。このとき、RAM１８の読出データを入力と
する伴奏命令検出回路１０６は出力信号＝“０”
を送出するので、この出力信号を入力とするイン
バータ１０８は出力信号＝“１”をANDゲート１
１０に供給する。このため、ANDゲート１１０
はクロツク信号φをラツチ回路１０４にロード信
号LDとして供給し、これに応じてラツチ回路１
０４はRAM１８からの最初のメロデイ音高デー
タをラツチし、押鍵表示装置４４及びメロデイ音
源回路４６に供給する。従つて、押鍵表示装置４
４では最初のメロデイ音に対応した押鍵表示がな
され、スピーカ５０からは最初のメロデイ音が発
生される。

一方、スタート信号ΔSTRTはORゲート１１
２を介してカウンタ５２に供給されるので、
RAM２２からは最初のメロデイ音に対応したメ
ロデイ符長データが読出され、長さデータ変換回
路５４を介して比較回路５６に供給される。比較
回路５６はカウンタ６０の計数値が最初のメロデ
イ符長データの示す音符長に対応した値に達する
と一致信号EQを発生する。この一致信号EQはイ
ンバータ１０８の出力信号で導通しているAND
ゲート１１４を介し、さらにORゲート１００を
介してANDゲート１０２に供給されるので、カ
ウンタ４２は再びANDゲート１０２からのクロ
ツク信号φを計数する。このため、RAM１８か
らは最初の伴奏命令が読出され、伴奏命令検出回
路１０６に供給される。

伴奏命令検出回路１０６は最初の伴奏命令に応
じて出力信号＝“１”を発生する。この出力信号
はORゲート１００を介してANDゲート１０２に
供給されるので、RAM１８からは２番目のメロ
デイ音に対応したメロデイ音高データが読出さ
れ、前回同様にラツチ回路１０４にラツチされ
る。この結果、２番目のメロデイ音に対応した押
鍵表示及び２番目のメロデイ音の自動演奏が行な
われる。

また、伴奏命令検出回路１０６からの出力信号
は信号でリセツト解除されている回数カウ
ンタ１１６供給され、同カウンタ１１６を１カウ
ント歩進させる一方、サーチ回路３２にサーチ指
令信号SIとして供給される。なお、比較回路５６
からの一致信号EQはORゲート１１２を介してカ
ウンタ５２に供給されるので、RAM２２からは
２番目のメロデイ音に対応したメロデイ符長デー
タが読出され、前回同様の符長測定に供される。

上記したようなデータ読出動作が以下同様にく
りかえされることにより自動押鍵表示及び自動メ
ロデイ演奏が遂行される。そして、回数カウンタ
１１６からは、RAM１８から発生される伴奏命
令の回数を示す回数データが発生され、メロデイ
進行データとしてサーチ回路３２の比較回路７２
に供給される。

ところで、サーチ回路３２は、RAM１８から
の伴奏命令読出しに同期してサーチ指令信号SIが
発生されるたびRAM２８から和音データを高速
読出しする。RAM２８からの読出データのうち
最上位ビツトの信号はゲート回路１１８にイネー
ブル信号NEとして供給されると共にインバータ
１２０を介してラツチ回路１２２にロード信号
LDとして供給され、残り７ビツトの信号はゲー
ト回路１１８及びラツチ回路１２２の入力データ
となる。前述したように最上位ビツトの信号は識
別マークを表わすもので、和音名データならば
“０”、タイミングデータならば“１”である。従
つて、ゲート回路１１８はRAM２８からタイミ
ングデータTDが読出されるたびに導通してそれ
を比較回路７２に供給する。また、ラツチ回路１
２２はRAM２８から和音名データCDが読出さ
れるたびにそれをラツチしてラツチ回路７４に供
給する。

比較回路７２は回数カウンタ１１６からの回数
データとゲート回路１１８からのタイミングデー
タTDとを比較し、両者が一致するたびに一致信
号EQを発生するもので、この一致信号EQは
ANDゲート７６を介してラツチ回路７４に供給
され、このときの和音名データCDをラツチ回路
７４にラツチさせる。いま、RAM１８から最初
の伴奏命令が読出されるものとすると、比較回路
７２はRAM２８から伴奏命令回数「１」を示す
タイミングデータTDが読出されるときに一致信
号EQを発生し、これに応じてラツチ回路７４が
和音名C_Mを示す和音名データCDをラツチする。
このため、スピーカ５０からはC_Mの和音及びこ
れに対応したベース音が発生される。

この後、RAM１８から３回目の伴奏命令が発
生されるタイミングになると、比較回路７２は
RAM２８から伴奏命令回数「３」を示すタイミ
ングデータTDが読出されるときに一致信号EQ
を発生し、これに応じてラツチ回路７４が和音名
G₇を示す和音名データCDをラツチする。このた
め、スピーカ５０からはG₇の和音及びこれに対
応したベース音がC_Mの和音及びこれに対応した
ベース音に代つて発生される。

なお、上記した第３の実施例はサーチ回路３２
が読出動作するときに必ず発生和音が変化する点
で前述の第１及び第２の実施例とは異なるもので
ある。

上記実施例では、自動演奏用データ記録シート
として、楽譜を例示したが、これは楽譜とは別の
シートであつてもよい。また、RAM書込制御回
路１４から和音データRAM２８には和音発生順
に和音名データを書込むようにしておけば、
RAM２８からは順次に和音名データを読出して
自動和音演奏を行なうことができ、この場合には
演奏時に和音名データをサーチする動作を不要に
することができる。

以上のように、この発明によれば、発生すべき
和音について和音名データといくつかの発生タイ
ミングデータとを記録するようにしたので、楽曲
の進行上和音が頻繁に又は不規則的に変化する場
合でも同一の和音名データを重複して記録する必
要がないためその分だけ記憶すべきデータ量が少
なくてすむ効果がある。また、いかに複難な楽曲
でもその和音進行は和音名と和音記録タイミング
との組合わせで表現できるので、あらゆる種類の
楽曲について自動和音演奏が可能になる効果もあ
る。

【図面の簡単な説明】

第１図は、この発明の第１の実施例による楽譜
に記録される自動演奏データのフオーマツト図、
第２図は、上記第１の実施例による自動演奏装置
の回路図、第３図Ａ及びＢは、第２図の回路にお
けるデータフオーマツト変換動作を説明するため
の図、第４図は、この発明の第２の実施例による
楽譜に記録される自動演奏データのフオーマツト
図、第５図は、上記第２の実施例による自動演奏
装置の回路図、第６図Ａ及びＢは、第５図の回路
におけるデータフオーマツト変換動作を説明する
ための図、第７図は、この発明の第３の実施例に
よる楽譜に記録される自動演奏データのフオーマ
ツト図、第８図は、上記第３の実施例による自動
演奏装置の回路図である。 １０……楽譜、１０ａ……データ記録部、１２
……データ読取装置、１８……音高データ
RAM、２２……符長データRAM、２８……和
音データRAM、３０……読出制御回路、３２…
…サーチ回路、４４……押鍵表示装置、４６……
メロデイ音源回路、７６………伴奏音源回路。

Claims (1)

1. 【特許請求の範囲】 １ ある楽曲の和音の和音名を示す和音名データ
   及び前記和音の異なる発生タイミングを示すタイ
   ミングデータが記録された記録媒体と、この記録
   媒体から前記和音名データ及び前記タイミングデ
   ータを読取る読取装置と、この読取装置から前記
   和音名データ及び前記タイミングデータを受信
   し、和音発生順に前記和音名データを送出する和
   音名データ供給回路と、この和音名データ供給回
   路からの和音名データに基づいて伴奏音信号を発
   生する伴奏音源回路とをそなえたことを特徴とす
   る自動演奏装置。 ２ 特許請求の範囲第１項に記載の自動演奏装置
   において、前記和音名データ供給回路は、記憶装
   置と、前記読取装置からの和音名データ及びタイ
   ミングデータを前記記憶装置に書込む書込回路
   と、前記楽曲の進行に伴う和音許容タイミング毎
   に前記記憶装置から前記和音名データ及び前記タ
   イミングデータを読出し、発音すべき和音に対応
   した和音名データを抽出するサーチ回路とをそな
   えていることを特徴とする自動演奏装置。 ３ 特許請求の範囲第１項に記載の自動演奏装置
   において、前記和音名データ供給回路は、記憶装
   置と、前記読取装置から前記和音名データ及び前
   記タイミングデータを受信し、和音発生順に前記
   和音名データを前記記憶装置に書込む書込回路
   と、前記記憶装置から順次に和音名データを読出
   す読出回路とをそなえていることを特徴とする自
   動演奏装置。 ４ ある楽曲の和音の和音名を示す和音名データ
   及び前記和音の異なる発生タイミングを示すタイ
   ミングデータを記憶するメモリと、前記楽曲の進
   行タイミングを示す進行データを発生するデータ
   発生回路と、前記楽曲の進行に伴う和音許容タイ
   ミング毎にサーチ指令信号を発生するサーチ指令
   回路と、前記サーチ指令信号が発生されるたびに
   前記メモリから記憶データを読出して前記タイミ
   ングデータと前記進行データとを比較し、両者が
   一致するたびにそのときのタイミングデータに対
   応した和音名データを抽出するサーチ回路と、こ
   のサーチ回路からの和音名データに基づいて伴奏
   音信号を発生する伴奏音源回路とをそなえたこと
   を特徴とする自動演奏装置。 ５ 特許請求の範囲第４項に記載の自動演奏装置
   において、前記タイミングデータ及び前記進行デ
   ータはいずれも小節ナンバ及び拍ナンバに対応し
   たデータからなり、前記サーチ指令回路はテンポ
   クロツク信号を発生するテンポクロツク源と、前
   記テンポクロツク信号を計数して拍パルスを発生
   するカウンタとをそなえ、前記拍パルスは前記サ
   ーチ指令信号として前記サーチ回路に供給される
   ようになつていることを特徴とする自動演奏装
   置。 ６ ある楽曲のメロデイを示すメロデイデータを
   記憶する第１のメモリと、この第１のメモリから
   前記メロデイデータを順次に読出す読出回路と、
   前記楽曲の和音の和音名を示す和音名データ及び
   前記和音の異なる発生タイミングを示すタイミン
   グデータを記憶する第２のメモリと、前記メロデ
   イの進行タイミングを示す進行データを発生する
   データ発生回路と、前記メロデイの進行に伴う和
   音許容タイミング毎にサーチ指令信号を発生する
   サーチ指令回路と、前記サーチ指令信号が発生さ
   れるたびに前記メモリから記憶データを読出して
   前記タイミングデータと前記進行データとを比較
   し、両者が一致するたびにそのときのタイミング
   データに対応した和音名データを抽出するサーチ
   回路と、このサーチ回路からの和音名データに基
   づいて伴奏音信号を発生する伴奏音源回路とをそ
   なえたことを特徴とする自動演奏装置。 ７ 特許請求の範囲第６項に記載の自動演奏装置
   において、前記タイミングデータ及び前記進行デ
   ータはいずれも前記メロデイデータの読出しの際
   のアドレスナンバに対応したデータからなり、前
   記サーチ指令回路は前記メロデイデータの読出タ
   イミングに同期して前記サーチ指令信号を発生す
   るようになつていることを特徴とする自動演奏装
   置。 ８ 特許請求の範囲第６項に記載の自動演奏装置
   において、前記メロデイデータはそのメロデイ進
   行の複数個所に対応して伴奏命令を含む形で前記
   第１のメモリに記憶され、前記タイミングデータ
   及び前記進行データはいずれも前記伴奏命令の回
   数に対応したデータからなり、前記サーチ指令回
   路は前記読出回路が前記第１のメモリから前記伴
   奏命令を読出すたびに前記サーチ指令信号を発生
   するようになつていることを特徴とする自動演奏
   装置。