JPS582891A - 自動演奏装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、記録又は記憶したデータに基づいて自動的
に和音演奏を行なう仁とのできる自動演奏装置に関し、
発生すべき和音について和音基データといくつかの発生
タイミングデータとを記録又は記憶することによりデー
タ量の削減を図ったものである。

従来、この種の自動演奏装置としては、和音発生順に和
音基データを記録又は記憶しておき、こｊれを順次に読
出して自動的に和音演奏を行なうものが知られている（
例えば、実開昭５０−９２５号公報及び実開昭５０−９
２６号公報参照）。

しかしながら、このような自動演奏方式によると、楽曲
の進行上和音が頻繁に又は不規則的に変化する場合には
記録又は記憶すべきデータ量が膨大になり、記録媒体又
はメモリとしても大容量の４のが必要になる不都合があ
った。

この発明の目的は、仁のような不都合を解消した新規な
自動演奏装置を提供することにある。

この発明による自動演奏装置は、発生すべき和音につい
て和音基データといくつかの発生タイミングデータと、
を記録又は記憶しておき、その記録又は記憶したデータ
に基づｉて自動和音演奏を行なうようにしたことを特徴
とするもので、以下、添付図面に示す実施例について詳
述する。

第１図は、この発明の！ＩＩの実施例による自動演奏用
データ記憶シートとしての楽譜に記録される自動演奏デ
ータのフォーマットを示すものである。

楽譜１０の下方余白部にはデータ記録部１０ａが設けら
れている。データ記録部１０１Ｌは例えば１トラツクの
磁気テープをシート面に貼付して成り、磁気テープには
秦＠１０のメロディ内容に対応したメロディ音高データ
と、終抄データＦＭ８と、区切りマークデータＤ鵬　と
、楽譜１０のメロディ内容に対応したメロディ符長デー
タと、区切りマークデータＤＭＲと、楽譜ｌＯの和音内
容に対応した和音データとがこの記載順序にしたがって
シリアルデータの形で磁気的に記銀されている。

メロディ音高データは各メロディ音符毎に６ビツトのバ
イナリコードで音高を示すもので、６ビツトのうち上位
２ビツトはオクターブを表わし、残り４ビツトは音名な
表わす。各メロディ音符に対応したメロディ音高データ
はメロディ進行にしたがって発音すべき順に配列され、
その配列中の休符に対応した個所には６ビツトのバイナ
リコードｒｌｌ１０００Ｊからなる休符データが配置さ
れる。

終）データ１ＦＭ８は６ビツトのバイナリコードｒｌ１
００００Ｊからなり、メロディの終抄を表わす。また、
区切りマークデータＤ町は６ビツトのバイナリコードｒ
ｌｌｏ１００Ｊからなり、＃！クデデーＦＮ８と最初の
メロディ符長データとの区切りを表わす。

メロディ符長データはメロディ進行における音符又は休
符毎にその長さ、すなわち符長な示すもので、４ビツト
のバイナリコードからなってｈる。

区切抄１−クデータＤＭ、は４ビツトのバイナリコード
からなり、最後のメロディ符長データと最初の和音デー
タとの区切シを表わす。

和音データは発生すべき和音の和音名を示す和音名デー
タと、和音の発生タイミングを示すタイミングデータと
を含むもので、和音名データ及びタイミングデータのい
ずれもｌＯビットのバイナリコードからなる。和音名デ
ータは上位４ビツトが１１Ｉで識別マークを表わし、残
り６ビツトがそのうちの上位２ビツトでメジャ、セプン
ス等の和音タイプを表わし且つ残抄４ビットでＯ，Ｇ等
の根音名を表わすことによりＣメジャ（ＣＭ）、Ｇセプ
ンス（Ｇｖ　）等の和音名を表わす。和音名データの下
位６ビツトは全ビット％Ｏｌの状態から全ビット％、　
ｌ　ｐの状ｌｌｔで変化可能であるので、和音名データ
はｌＯ進数にし′Ｃ９６０〜１０２３に対応して異なる
和音名を表ｊｊｌＴ能で−ある。

タイミングデータは上位４ビツトが識別マークを表わし
、残粉６ビツトがＣＭについて例示するよう７’Ｊｒｌ
Ｊ、ｒ１５Ｊ、ｒ４０Ｊ等のアドレスナンバを表わす。

この場合のアドレスナンバは前述のメロディ音高データ
を自動演奏装置内のメモリに一旦転送した後そこからメ
ロディ進行にしたがって読出す際のアドレスナンバに対
応ず４吃のであり、和音発生タイミングを指示する。タ
イミングデータの上位４ビツトはｒｏｏｏｏＪからｒｌ
ｌｌＯＪまで変化可能であるので、識別マークコードは
前述の和音名データの場合とは異なり、一定ではない、
。また、タイミングデータの下位６ビツトはｒｏｏｏｏ
ｏｏＪからｒｌｌｌｌｌｌ」まで変化可能であるので、
タイミングデータはｌＯ進数にしてθ〜９５９に対応し
て異なるアドレスナンバを表現可能である。

なお、和音データについては、識別マークピットを１ビ
ツト（例えば和音名データは５１ａ１　タイミングデー
タは１０＃）とし、残りの９ビツトで和音名又はアドレ
スナンバを表わすようにしてもよい。この場合には、ｌ
Ｏ進数にして０〜５１１に対応して異なる和音名又は異
なるアドレスナンバを表現可能である。また、和音名デ
ータについては、和音タイプビットを３ビツト以上にし
てさらに多くの和音タイプを表わすようにしてもよい。

次に、１８２図を参照して、第１図の楽譜の利用Ｉ＆置
としての自動演奏装置について説明する。

楽譜ｌＯの下部をデータ読取装置１２の受入口に挿入す
ると、データ読取装［１２はデータ記録部１（）ａの自
動演奏データを順次に読取り、シリアルデ−タの形でＲ
ＡＭ（ランダム・アクセス・メモリ）書込制御回路１４
１：供給する。

ＲＡＭ書込制御回路１４は６ビツトのシリアルメロディ
音高データをシリアル／パラレル（８／ｐ）変換回路１
６を介して６ビツトのパラレルデータとして音高データ
ＲＡ　Ｍ　１８に供給し、書込アドレス信号ＷＡ、　　
に応じてＲＡＭ１ｇに書込み、メロディ音高データの書
込みが終ると、同様にしてＲＡＭ１８１：終抄データＩ
ＰＭＢを書込む。次に、ＲＡＭ書込制御回路１４は区切
りマークデータＤＭ、　を検知した後、４ビツトのシリ
アルメロディ符長データを８７　Ｐ変換回路Ｉを介して
４ビツトのパラレルデータの形で符長データＩ’ｌＡＭ
２２に供給し、書込アドレス信号Ｗム、に応じてＲＡＭ
２２に書込む。

そして、メロディ符長データの書込みが終ると、ＲＡＭ
書込制御回路１４は区切抄マークデータＤＭ。

を検知し、しかる後、和音データを８　／　Ｐ変換回路
ス及びデータフォーマツ”ド１変換回路Ｉを介して１６
ビツトのパラレルデータとして和音データＲＡＭメに供
給し、書込アドレス信号Ｗム、に応じてＲＡＭ２８に書
込む。この場合％　ｅ／ｐ＊換１路ムは１０ビツトのシ
リアル和音データをｌθビットのパラレル和音データに
変換し、データフォーマット変換回路あはｌＯビットの
パラレル和音データなＳ３図（Ａ）及び（Ｂ）ζ二例示
するように１６ビツトのパラレル和音データに変換する
。すなわち、データフォーマット変換回路Ｉの入力側に
は第３図（Ａ）に例示するように和音名ＣＭを示す和音
名データ及びＣＭの和音の発生タイミングをアドレスナ
ンバ「月、ｒ１５Ｊ、ｒ４０Ｊ・・・・・・に対応させ
て示すタイミングデータがいずれもパラレルｌＯピット
メデータとして順次に供給されるが、データフォーマツ
）ｆ検回路あの出力情には第３図（Ｂ）に例示するよう
にアドレスナンバ「１」、「１５」、「鉛」・−・・・
・に対応したパラレル１０ビツトのタイミングデータそ
れぞれに対して和音名Ｃ，を示すパラレル６ビツトの和
音名データを組合わせた形の１６ビツトのパラレル和音
データが順次に送出される。なお、１１８３図（司のパ
ラレル６ビツトの和音名データは＄３図（萄のパラレル
１０ビツトの和音名データから４ビツトの識別マークピ
ットを除去したものに対応する。

ＲＡＭ１ｇ及びρからのメロディデータの続出しは読出
制御回路（資）によって制御され、ＲＡＭ２Ｂからの和
音ケータの続出しはサーチ回路兇によって制御される。

読出制御回路Ｉにおいて、スタートスイッチ８Ｗをオン
すると、Ｒ−８７１１ツブフロツプＵがセットされ、そ
の出力ｑ＝％ＩＩはインバータあ及σ微分回路藁に供給
される。インバータ莫は非演奏時に出力信号ＰＬＡＹ−
％ｌ＃を発生しているもので、フリップフロップあの出
力ｑ２：％１１に応じて出力信号ＰＬＡＹは％Ｏｌにな
る。また、微分回路３Ｂはフリップフロップ誦の出力Ｃ
ｔ−％１１をシステムクロック信号φに同期して立上ヤ
微分することによりスタート信号ノ８テＲテを発生する
。

スタート信号ΔＢＴＲ〒はＯＲゲート荀を介して、信号
ＰＬＡＹでリセット解除されているアトレスカウンタ壮
にり四ツク入力ＯＫとして供給されるので、カウンタＣ
はスタート信号ノ８ＴＲＴに応じて最初の読出アドレス
に対応した続出アドレス信号ＲＡ、　　を発生する。こ
の読出アドレス信号Ｒム１　に応じてＲＡＭ１８からは
最初のメロディ音に対応したメロディ音高データが続出
され、押鍵表示装置４４及びメロディ音源回路栃に供給
される。このため、押鍵表示装置４４は鍵盤又は鍵盤図
上で最初のメロディ音に対応した鍵を押すべきことを発
光素子等によって表示する。また、メロディ音源回路４
６は最初のメロディ音に対応した楽音信号を電子的に合
成して出力アンプ槌を介してスピーカ父に供給するので
、スピーカ５０からは最初のメロディ音が発生される。

アドレスカウンタ５２は信号ＰＬＡＹでリセット解除さ
れた後、スタート信号Δ８’ｌ’ＲＴ（二応じて最初の
読出アト°レスに対応した読出アドレス信号ＲＡ、を発
生する。この読出アドレス信号ＲＡ。

に応じてＲＡＭ２２からは最初のメロディ音に対応した
メロディ符長データが続出され、長さデータ変換回路シ
を介して比較回路量に一方の比較入力として供給される
。ここで、長さデータ変換回路調はＲＯＭ（リード・オ
ンリイーメそり）等からなるもので、ＲＡＭ２２からの
メロディ符長データによって示される音符又は休符の長
さをテンポクロック源側によって発生されるテンポクロ
ック信号ＴＣＬの計数値に対応させて示すような変換出
力を発生するようになっている。

符長カウンタωはＯＲゲート６２からのスタート信号Δ
８ＴＲＴによってリセットされた後テンポクロック信号
’ｒｌＬを計数し、その計数出力を比較回路間に他方の
比較入力として供給する。このため、比較回路５６は両
比較入力を比較してカウンタ旬の計数値が最初のメロデ
ィ音の音符長に対応した籠に達すると一致信号ＩＱを発
生する。

この一致信号ＩＱはクロック信号φで調時されるＤ−７
リツプフロツプ槌を介し、さらにＯＲゲート６２を介し
てカウンタ（イ）をリセットさせるので、カウンタ印は
そのリセットの後再びテンポクロック信号ＴＯＬを計数
する。また１、７致信号ＩＱはＯＲゲート旬を介してカ
ウンタ４２に供給されるので、カウンタ４２は１カウン
ト歩進し、２番目の続出アドレスに対応した読出アドレ
ス信号ＲＡ、ヲ発生する。このため、ＲＡＭ１ｇからは
２番目のメロディ音に対応したメロディ音高データが［
ａｌすれ、押鍵表示装置Ｉ及びメロディ音源回路４６に
供給される。従って、押鍵表示装置４４では前回同様に
２番目のメロディ音に対応した押鍵表示がなされると共
にメロディ音源回路柘では前回同様に２番目のメロディ
音に対応した楽音信号合成が行なわれ、スピーカ（資）
からは２番目のメロディ音が発生される。

比較回路間からの一致信号ＩＣＱはまたＯＲゲート荀を
介してカウンタ５２にも供給されるので、カウンタ５２
は２番目の読出アドレスに対応した読出アドレス信号Ｒ
Ａ、を発生する。このため、　ＲＡＭｎからは２番目の
メロディ音に対応したメロディ符長データが読出され、
長さデータ変換回路詞を介して比較回路５６に供給され
る。このとき比較回路間にはカウンタθの計数出力も供
給されるので、比較回路間は前回同様にして比較動作を
行ない、カウンタωの計数値が２番目のメロディ音の音
符長に対応した値に対すると再び一致信号ＥＱを発生す
る。以下同様にして音符長（又は体符長）の一定終了の
たびに一致信号ＩＱが発生される。そして、一致信号Ｅ
Ｑが発生されるたびに新たなメロディデータが読出され
、その読出データに基づいて自動押鍵表示及び自動メロ
ディ演奏が遂行される。

最後にＲＡＭｌ８からは終りデータ１ＦＮ８が読出され
、終り検出回路部に供給される。終り検出回路部は終り
データ？Ｍ８を検出すると、その検出出力によりフリッ
プフロップ菖をリセットさせるので、これによって一連
のメロディデータ読出しが児了する。

上鮎したのはメロディデータの読出動作であるが、これ
に並行して和音データの銃出しも行なわれる。

サーチ回路−において、Ｒ−８７リツプフロツブ困は藺
述のＯＲゲートの出力信号からなるサーチ指令信号８工
に応じてセットされるようになっており、サーチ指令信
号８工はクロック信号φを計数するアドレスカウンタ７
０をリセットさせるようになっている。スタート信号Δ
８ＴＲＴが発生されると、このスタート信号Δ８ＴＲＴ
からなるサーチ指令信号８工が７リツプフロツブ銘をセ
ットさせる一方、カウンタ７０をリセットさせる。カウ
ンタ７０はこのリセットの後クロック信号φを計数して
読出アドレス信号ＲＡ、　　をＲＡＭ２８に供給する。

従って、ＲＡＭ２８からは和音データが高速で続出され
る。

このとき続出される和音データのうち、タイミングデー
タＴＤは比較回路７２に一方の比較入力として供給され
、和音名データＣＤはラッチ回路７４に供給される。そ
して、比較回路７２の他方の比較入力としては、カウン
タ４２から最初の読出アドレスナンバを示すメロディ進
行データ（読出アドレスカウンタＲＡ、）が供給されて
いる。このため、比較回路７２は両比較入力を比較して
一致していると一致信号ＩＱを発生する。先に第３図に
ついて例示したようにＲＡＭ２８からの最初の続出デー
タが和音名ＣＭを示し且つアドレスナンバ［月を示す本
のとすると、比較回路７２はＲＡＭ２８からの最初のデ
ータ読出時に一致信号ＢＱを発生し、これをＡ、）ｉ　
Ｄゲート７６に供給する。このとき、五ＭＤゲート７６
はフリップフロップ６８の出力Ｑ千％’ｌｌによって導
通しているので、比較回路７２からの一致信号ＩＱはム
ＮＤゲート７６を介してラッチ回路７４にロード信号Ｌ
Ｄとして供給される。このため、ラッチ回路７４は和音
名ＣＭを示す和音名データをラッチし、伴奏音源回路７
６に供給する。

伴奏音６１口路７６はラッチ回路７４からの最初の和音
名データに基づいてＣＭの和音の構成音に対応した和音
信号と、ＣＭの和音及び選択されたリズムに適合したベ
ース音信号とを電子的に合成し、これらの信号を出力ア
ンプ槌な介してスピーカ（資）に供給する。従って、ス
ピーカ（資）からは前述の最初のメロディ音と共にＣＭ
の和音及びそれに対応したベース音が発生される。

一方、信号ＰＬＡＹでり七ット解除されたテンポカウン
タ７８はテンポクロック信号ＴＯＬを計数してその計数
出力をリズムパターンメモリ恥に供給するので、メモリ
おからは選択されたリズムに対応したリズムパターン信
号ＲＰ及び伴奏タイミング信号ムＴが発生される。伴奏
タイミング信号ムＴは伴奏音源回路７６に供給され、和
音信号及びベース音信号の送出タイミングをリズムと連
動させて制御するのに用いられる。また、リズムパター
ン信号ＲＰはリズム音源回路８２に供ｉされ、適宜のリ
ズム音源を駆動することによりリズム音信号を発生させ
る。リズム音源回路８２からのリズム音信号も出力アン
プを介してスピーカ団に供給されるので、スピーカ関か
らはリズム音も発生される。

ところで、カウンタ７０はＲＡＭ２Ｂの全アドレスに対
応する計数値になる（ＲＡＭ２８からの和音データ高速
読出しが１サイクル分終る）とキャリイアウド出力ＣＯ
を発生し、７リツプ７０ツブ８をリセットさせる。

次に、２番目のメロディ音に対応して比較回路５６が最
初の一致信号ＩＱを発生すると、この一致　　　　　“
信号ＭＣＩがサーチ回路諺にサーチ指令俳号８工として
供給されるので、７リツプ７０ツブ聞は再びセットされ
且つカウンタ７０はリセット後クロック信号φの計数を
再開する。このため、前回と同様にしてＲＡＭ２８から
の高速データ読出しが行なわれ、比較回路７２はアドレ
スナンバ「２」に対応したタイミングデータＴＤがＲＡ
Ｍ２Ｂから読出されるか調べる。この場合、アドレスナ
ンバ「２」に対応したタイミングデータテＤがないもの
とすると、ラッチ回路７４の和音名データは更新されな
いからスピーカ団からは依然としてＣＭの和音及びこれ
に対応したベース音が発生される。

この後、上記のような動作がくりかえされ、カウンタ４
２がアドレスナンバ「８」に対応したデータを比較回路
７２に供給する時点になると、比較回路７２はこれまで
と同様にアドレスナンバ「８」に対応したタイミングデ
ータテＤがＲＡＭ２Ｂから読出されるか調べる。この場
合、第１図に例系したようにＧ、の和音名に対応してア
ドレスナンバ「８」に対応したタイミングデータＴＤが
あるものとすると、比較回路７２は一欽信号ＩＱを発生
するので、この−散信号ＩＱに応じてラッチ回路７４は
和音名Ｇ、を示す和音名データＣＤをラッチする。この
ため、スピーカ団からはＧ、の和音及びこれに対応した
ベース音がＣＭの和音及びこれに対応したベース音に代
って発生される。

上記したように、第２図の自動演奏装置によれば、楽−
１ＯからＲＡ　Ｍ　１８、ｎ及び列に転送したメロディ
音高データ、メロディ符長データ及び和音データに基づ
いて自動的にメロディ押鍵表示、メロディ演奏及び和音
・ベース音演奏が行なわれ、しかも自動リズム演奏も利
用できるので、演奏縁１したり、合奏した抄する際に非
常に有益である。

第４図は、この発明の第２の実施例による楽譜配鍮され
る自動演奏データのフォーマットを示すものである。こ
の第２の実施例によるフォーマットが前述の第１の実施
例によるフォーマットと異なる点は、和音データの表現
の仕方にあり、それ以外はＩｌｌの実施例と同様である
。すなわち、東譜１０のデータ記鎌部ｔＯａに記動され
る和音データは各々９ビツトのバイナリコードからなる
和音名データ及びタイミングデータな含む。和音名デー
タは最上位ピットが％ＱＩで識別マークを表わし、残り
８ビツトがそのうちの上位４ビツトで和音タイプを且つ
残り４ビツトで根音名を表わすことによりＣＭ％Ｇ７郷
の和音名を表わす。また、タイミングデータは最上位ビ
ットが１１＃で識別マークを表わし、残り８ビツトがそ
のうちの上位６ビツトで小節ナンバを且つ残り２ビツト
・で拍ナンバを表わすことにより１小節目の１拍目（ｌ
・１）、３小節目の１拍目（３・１）というように和音
発生タイミングを表彰す。

第５図は、第４図の楽譜の利用装置としての自動演奏装
置を示すもので、第２図におけると同様の部分には同様
の符号を付してその詳細な説明を省略する。

８／Ｐ変換回路スは９ビツトのシリアル和音データを９
ビツトのパラレル和音データに変換してデータフォーマ
ット変換回路謳、に供給する。データフォーマット変換
回路ｊは第６図（Ａ）及び（ロ）に例示するように９ビ
ツトのパラレル和音データを１６ビツトのパラレル和音
データに変換する。すなわち、データフォーマット変換
回路あの入力側には第６図（６）に例示するように和音
名ＯＭを示す和音名データ及びＣＭの和音の発生タイミ
ングを小節・拍ナンバｒｌ−ＩＪ、ｒ３・１」・・・・
・・に対応させて示すタイミングデータがいずれもノく
ラレル９ビットのデータとして順次に供給されるが、デ
ータフォーマット変換回路あの出力側ａ二は第６図Ｃｌ
ｌｌ１二１」・・・・・・に対応したパラレル８ビツト
のタイミングデータそれぞれに対して和音名ＣＭを示す
ノくラレル８ビットの和音名データを組合わせた形の１
６ビツトのパラレル和音データが順次に送出される。

なお、第６図（Ｂ）における各々８ビツトのタイミング
データ及び和音名データは１８６図体）における各々９
ビツトのタイミングデータ及び和音名データからそれぞ
れ１ビツトの識別マークピットを除去したものに対応す
る。

カウンタ匍は信号ＰＬＡＹによってリセット解除された
後テンポクロック信号ＴＯＬを計数するもので、拍ナン
バに対応した計数出力をリズムノ（ターンメモリ（資）
に供給するようになっている。また、カウンタ匍はｌ小
節に対応した計数値になるたびに小節カウンタ９２にキ
ャリイアウド出力ＣＯを供給するようになっており、小
節カウンタ劾は信号ＰＬＡＹによってリセット解除され
た後キャリイアウド出力００を計数して小節ナンバに対
応した計数出力な発生する。

カウンタ匍及び９２の計数出力は小節・拍ナンバデータ
ＢＤを形成すべく組合わされて、サーチ回路部に楽自進
行を示す進行データとして供給される。また、カウンタ
匍の計数出力のうち、拍毎に発生される拍パルスＢＰは
サーチ回路３２１ニサーチ指令信号として供給される。

サーチ回路部は拍パルスＢＰが発生されるたびに前述し
たと同様にＲＡＭ２Ｂから和音データを高速で読出して
小節・拍ナンバデータＢＤと比較することによ抄データ
ＢＤの示す小節・拍ナンバに対応したタイミングデータ
がＲＡＭ２Ｂから読出されるか調べる。第６図に例示し
たように１小節目の１拍目ｒｌ−，ＩＪに対応したタイ
ミングデータがあるものとすると、サーチ回路部はこの
タイミングデータの読出時鑞二和音名ＣＭを示す和音名
データをラッチし、伴奏音源回路７６に供給する。この
ため、ス１−力団からは前述したと同様４二〇Ｍの和音
及びこれに対応したベース音が発生される。

この俵、２小節目の２拍目に対応したタイミングにな抄
、ＲＡＭ２Ｂからは第４図１＝例示したように轟骸タイ
ミング「２・２」を示すタイミングデータが読出される
ものとすると、サーチ回路３２シマ和音名Ｇ、を示す和
音名データを抽出して伴奏音源回路７６に供給する。こ
のため、スピーカ団からはＯＭの和音及びこれに対応す
るベース音に代ってＧ、の和音及びこれに対応するベー
ス音が発生される。

第７図は、この発明のｆｓ３の実施例による楽譜に記録
される自動演奏データのフォーマットを示すものである
。この第３の実施例によるフォーマットが前述の弗ｌの
実施例によるフォーマットと異なる点は、メロディ音高
データに伴奏命令を含ませると共に和音タイミングデー
タを伴奏命令の回数に対応して定めたことである。すな
わち、メロディ音高データはそのメロディ進行の複数個
所に対応して６ビツトのバイナ１：＋−）”ｒｌｌｌｌ
ｏｏ」からなる伴奏命令を含んだ形で楽譜１ｏのデータ
記動部１０ａに記憶される。また、和音データは各々８
ビツトのバイナリコードからなる和音名データ及びタイ
ミングデータな含む。和音名データは最上位ピットが％
０＃で識別マークを表わし、残り７ピツトがそのうちの
上位３ビツトで和音り、イブを且つ残り、４ビツトで根
音名を表わすことによりＣＭ％Ｇ？郷の和音名を表わす
。タイミングデータは最上位ビットが％ｌ＃で識別マー
クな表ゎ、し、残り７ビツトがｒｌＪ、ｒ５Ｊ、ｒ９Ｊ
というように伴奏命令の回数を表わすことにより和音発
生タイミングを表わす。

第８図は、第７図の東贈の利用装置としての自動演奏装
置を示すもので、第２図におけると同様の部分には同様
の符号を付してその詳細な説明を省略する。

楽錯ｌＯから読取られた伴奏命令は個々のメロディ音高
データと同様に８　／　Ｐ変換回路１６でパラレル６ビ
ツトのデータに変換されてからＲＡＭ１８に記憶される
。また、和音データは８　／　Ｐ変換回路スでパラレル
８ビツトのデータに変換されてからＲＡＭ２８に記憶さ
れる。

読出制御回路加において、スター）信号Ｊ８ＴＢＩＴが
発生されると、この信号Δ８ＴＲＴはＯＲゲー）　１０
０を介してＡＮＤゲート１ｏ２に供給されるので、ムＮ
Ｄゲート１０２を介してカウンタＣにクロック信号φが
供給される。カウンタ社はクロック信号φを１カウント
して最初の読出アドレスに対応する読出アドレス信号Ｒ
ム、をＲＡＭ１８に供給する。このため、ＲＡＭ１ｇか
らは最初のメロディ音に対応したメロディ音高データが
読出され、ラッチ回路１０４に供給される。このとき、
ＲＡＭ１ｇの読出データを入力とする伴奏命令検出回路
１０６は出力信号＝％Ｏｌを送出するので、この出力信
号′＋ を入力とするインバーター０８は出力信号＝％ｌＩをＡ
ＮＤゲー）　１１０に供給する。このため、ムＮＤゲー
ト１１Ｏはクロック信号、φをラッチ回路１０４にロー
ド信号ＬＤとして供給し、これに応じてラッチ回路１０
４はＲＡＭＩＱからの最初のメロディ音高データをラッ
チし、□押鍵−ボ装置Ｉ及びメロディ音Ｓ回路柘に供給
す□る。従って、押鍵表示装置！ｉ４４では最初のメロ
ディ音に対応した押鍵表示がなされ、スピーカ（資）か
らは最初のメロディ音が発生される 一方、スタート信号Ｉ　Ｂ　Ｔ　Ｒ，テはＯＲゲート１
１２を介してカウンタ５２に供給されるので、ＲＡＭρ
からは最初のメロディ音に対応したメロディ符長データ
が続出され、長さデータ変換回路Ｍを介して比較回路間
に供給される。比較回路間はカウンタωの計数値が最初
のメロディ符長データの示す音符長に対応した値に達す
ると一致信号ＩＣＩを発生する。この一致信号ＩＱはイ
ンバータ１０８の出力信号で導通しているムＮＤゲート
１１４を介し、さらにＯＲゲート１００を介してムＮＤ
ゲート１０２に供給されるので、カウンタ４２は再びム
ｌｉＤゲート１０２からのクロック信号φを計数する。

このため、ＲＡＭ】８からは最初の伴奏命令が続出され
、伴奏命令検出回路１０６に供給される。

伴奏命令検出回路１０６は最初の伴奏命令に応じて出力
信号＝　ｓ　１７１を発生する。この出力信号はＯＲゲ
ート１０Ｇを介してムＮＤゲート１０２に供給されるの
で、ＲＡＭ１８からは２番目のメロディ音に対応したメ
ロディ音高データが読出され、前回同様にラッチ回路１
０４にラッチされる。この結果、２番目のメロディ音に
対応した押鍵表示及び２喬目のメロディ音の自動演奏が
行なわれる。

また、伴奏命令検出回路１０６からの出力信号は信号Ｐ
ＬＡＹでリセット解除されている回数カウンタ１１６に
供給され、同カウンタ１１６を１力ウント歩進させる一
方、サーチ回路支にサーチ孔令信号Ｓ工として供給され
る。なお、比較回路量からの一致信号ＩＱはＯＲゲー）
　１１２　＆介してカウンタ５２に供給されるので、Ｒ
ＡＭ２２からは２番目のメロディ音に対応したメロディ
符長データが続出され、前回同様の符長測定に供される
。

上記したようなデータ続出動作が以下同様に〈抄かえさ
れることによ炒自動押鍵表示及び自動メロディ演奏が遂
行される。そして、回数カウンタ１】６からは、ＲＡＭ
１ｇから発生される伴奏命令の回数？示す回数データが
発生され、メロディ進行データとしてサーチ回路（の比
較回路７２に供給される。

ところで、サーチ回路（は、ＲＡＭ１ｆｉからの伴奏命
令読出しに同期してサーチ指令信号８工が発生されるた
びＲＡＭ２８から和音データを高速読出しする。ＲＡＭ
２Ｂからの読出データのうち最上位ビットの信号はゲー
ト回路１１８にイネーブル信号ＩｃＭとして供給される
と共にインバータ１２０を介してラッチ回路１２２にロ
ード信号ＬＤとして供給され、残り７ビツトの信号はゲ
ート回路１１８及びラッチ回路１２２の入力データとな
る。前述したように最上位ビットの信号は識別マークを
表わすもので、和音名データならば−０１１タイミング
データならば一１ｔである。従って、ゲート回路１１８
は［（１Ｍ２ＢからタイミングデータＴＤが読出される
たびに導通してそれを比較回路７２に供給する。また、
ラッチ回路１２２はＲＡＭ２８から和音名データＣＤが
読出されるたびにそれをラッチしてラッチ回路７４に供
給する。

比較回路７２は回数カウンタ１１６からの回数データと
ゲート回路１１８からのタイミングデータＴＤとを比較
し、両者が一致するたびに一致信号ＩＱを発生するもの
で、この一致信号ＩＱはＡＮＤゲート７６を介してラッ
チ回路７４に供給され、このときの和音名データＣＤを
ラッチ回路７４にラッチさせる。いま、ＲＡＭ１ｇから
最初の伴奏命令が続出されるものとすると、比較回路７
２はＲＡＭ２Ｂから伴奏命令回数「１」を示すタイミン
グデータＴＤが読出されるときに一致信号］ｃＱを発生
し、これに応じてラッチ回路７４が和音名ＣＭを示す和
音名データＣＤをラッチする。このため、スピーカ（資
）からはＣＭの和音及びこれに対応したベース音が発生
される。

この後、ＲＡＭ１８から３回目の伴奏命令が発生される
タイミングになると、比較回路７２はＲＡＭあから伴奏
命令回数「３」を示すタイミングデータＴＤが読出され
るときに一致信号ＩＱを発生し、これに応じてラッチ回
路７４が和音名Ｇ７　　を示す和音名データＣＤをラッ
チする。このため、スピーカ（資）からはＧ、の和音及
びこれに対応したベース音がＣＭの和音及びこれに対応
したベース音に代って発生される。

なお、上記した第３の実施例はサーチ回路（が読出動作
するときに必ず発生和音が変化する点で前述の第１及び
ｆｓ２の実施例とは異なるものである。

上記実施例では、自動演奏用データ記録シートとして、
楽譜を例示したが、これは楽譜とは別のシートであって
もよい。また、ＲＡＭ書込制御回路１４から和音データ
ＲＡＭ２８には和音発生順に和音名データを書込むよう
にしておけば、ＲＡＭ２８からは順次に和音名データを
続出して自動和音演奏を行なうことができ、この場合に
は演奏時に和音名データをサーチする動作な゛不要にす
ることができる。

以上のように、この発明によれば、発生すべき和音につ
いて和音名データといくつかの発生タイミングデータと
を記憶するようにしたので、楽曲の進行上和音が頻繁に
又は不規則的に変化する場合でも同一の和音名データを
重複して記録する必要がないためその分だけ記憶すべき
データ量が少なくてすむ効果がある。また、いかに複雑
な楽−でもその和音進行は和音名と和音発生タイミング
との組合わせで表現できるので、あらゆる種類の楽曲に
ついて自動和音演奏が可能になる効果もある。

【図面の簡単な説明】

ｓｉ図は、この発明の第１の実施例による楽譜に記録さ
れる自動演奏データのフォーマット図、第２図は、上記
第１の実施例による自動演奏装置の回路図、 第３図（ム）及び伊）は、ＩＪ２図の回路におけるデー
タフォーマット変換動作を説明するための図、第４図は
、この発明のＩ８２の実施例による楽譜に配録される自
動演奏データのフォーマット図、第５図は、上記第２の
実施例による自動演奏装置の回路図、 第６１Ｎ（Ａ）及び（功は、第５図の回路におけるデー
タフォーマット変換動作を説明するための図、第７図は
、この発明の第３の実施例による楽譜に記録される自動
演奏データのフォーマット図、第８図は、上記第３の実
施例による自動演奏装置の回路図である。 ｌＯ・・・楽譜、１０ａ・・・データ記録部、１２・・
・データ読取装置、１８・・・音高データＲＡＭ、ρ・
・−符長データＲＡＭ１器・・・和音データＲＡＭ、（
９）・・・読出制御回路、諺・・・サーチ回路、４４・
・・押鍵表示装置、４６・・メロディ音源回路、７６・
・・伴奏音源回路。 出願人　日本楽器製造株式会社 代理人　弁理士　　伊　沢　敏　昭

Claims (1)

1. 【特許請求の範囲】 １、　ある楽−の和音の和音病を示す和音病データ及び
   前記和音の異なる見本タイミングを示すタイ２ングデー
   タが記憶された記憶媒体と、この記憶媒体から前記和音
   病データ及び前記タイミングデータな読取る読取装置と
   、この読取装置から前記和音病データ及び前記タイミン
   グデータを受信し、和音発生順に前記和音病データを送
   出する和音病データ供給回路と、この和音病データ供給
   回路からの和音病データに基づいて伴奏音信号を発生す
   る伴奏音源回路とをそなえたことを特徴とする自動演奏
   装置。 ２、特許請求の範囲第１項に記載の自動演奏装置におい
   て、前記和音病データ供給回路は、記憶装置と、前記読
   取装置からの和音病データ及びタイミングデータな前記
   記憶装置に書込む書込回路と、前記楽曲の進行に伴う和
   音許容タイミング毎に前記記憶装、置から前記和音病デ
   ータ及び前記タイミングデータな続出し、発音すべき和
   音に対応した和音病データを抽出するサーチ回路とをそ
   なえていることを特徴とする自動演奏装置。 ３、％許請求の範囲第１項に記載の自動演奏装置におい
   て、前記和音病データ供給回路は□゛、記憶装置と、前
   記読取装置から前記和音病データ及び前記タイミングデ
   ータを受信し、和音発生順に前記和音病データを前記記
   憶装置に書込む書込回路と、前記記憶装置から順次に和
   音病データな読出す読出回蹄１とをそなえていることを
   特徴とする自動演奏装置。 ４、ある楽曲の和音の和、音名な示す和音病データ及び
   前記和音の異なる発生タイミングを示すタイミングデー
   タな記憶するメモリと、前記楽曲の進行タイミングを示
   す進行データを発生するデータ発生回路と、前記楽曲の
   進行に伴う和音許容タイミング毎にサーチ指令信号を発
   生するサーチ指令回路と、前記サーチ指令信号が発生さ
   れるたびに前記メモリから記憶データな読出して前記タ
   イミングデータと前記進行データとを比較し、両者が一
   致するたびにそのときのタイミングデータに対応した和
   音基データを抽出するサーチ１ｃｉｌ路と、このサーチ
   回路からの和音基データに基づいて伴奏音信号を発生す
   る伴奏音源回路とをそなえたことを特徴とする自動演奏
   装置。 ５、特許請求の範囲第４項に記載の自動演奏装置におい
   て、前記タイミングデータ及び前記進行データはいずれ
   も小節ナンバ及び拍ナンバに対応したデータからなり、
   前記サーチ指令回路はテンポクロック信号を発生するテ
   ンポクロック源と、前記テンポクロック信号を計数して
   拍パルスを発生するカウンタとをそなえ、前記拍パルス
   は前記サーチ指令信号として前記サーチ回路に供給され
   るようになっていることを特徴とする自動演奏装置。 ６、　ある楽曲のメロディを示すメロディデータな記憶
   する第１のメモリと、この第１のメモリか−ら前記メロ
   ディデータを順次に胱出す読出回路と、前記楽曲の和音
   の和音基を示す和音基データ及び前記和音の異なる発生
   タイミングを示すタイミングデータな配憶する第２のメ
   モリと、前記メロディの進行タイミングを示す進行デー
   タを発生するデータ発生回路と、前記メロディの進行に
   伴う和音許容タイミング毎にサーチ指令信号を発生する
   サーチ指令回路と、前記サーチ指令信号が発生されるた
   びに前記メモリから記憶データな読出して前記タイミン
   グデータと前記進行データとを比較し、両者が一致する
   たびにそのときのタイミングデータに対応した和音基デ
   ータを抽出するサーチ回路と、このサーチ回路からの和
   音基データに基づいて伴奏音信号を発生する伴奏音源回
   路とをそなえたことを特徴とする自動演奏！ａｔ０ ７、特許請求の範囲第６項に記載の自動演奏装置　　　
   　　　　”において、前記タイミングデータ及び前記進
   行データはいずれも前記メロディデータの貌出しの際の
   アドレスナンバに対応したデータからな抄、前記サーチ
   指令回路は前記メロディデータの続出タイミングに同期
   して前記サーチ指令信号を発生するようになっているこ
   とを特徴とする自動演奏装置。 ８、特許請求の範囲第６項に記載の自動演奏装置におｈ
   て、前記メロケイデータはそのメロディ進行の複数個所
   に対応して伴奏命令を含む形で前記第１のメ蕃りに記憶
   され、前記タイミングデータ及び前記進行データはいず
   れも前記伴奏命令の回数に対応したデータからなり、前
   記サーチ指令回路は前記読出回路が前記第１のメモリか
   ら前記伴奏命令な読出すたびに前記サーチ指令信号を発
   生するようになっていることを特徴とする自動演奏装置
   。