JPH0131729B2 - - Google Patents
Info
- Publication number
- JPH0131729B2 JPH0131729B2 JP56034885A JP3488581A JPH0131729B2 JP H0131729 B2 JPH0131729 B2 JP H0131729B2 JP 56034885 A JP56034885 A JP 56034885A JP 3488581 A JP3488581 A JP 3488581A JP H0131729 B2 JPH0131729 B2 JP H0131729B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transfer
- charge
- tap
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送素子（Charge−Transfer
Device、以下簡単にCTDという）等の半導体遅
延線を用いた自動等化器に関する。さらに詳しく
は伝送路中で符号間干渉によつて歪んだ信号波形
を元の波形に復元するため、信号の遅延を非破壊
検出を行うタツプ付き半導体遅延線、各遅延信号
および対応する重み係数とを互いにかけ算する複
数個の乗算器、該乗算器の出力信号を互いにかけ
算する加算器で構成された非巡回形フイルタ、重
み係数の修正に必要な重み係数修正信号を演算す
る回路および該重み係数の修正と記憶を行なう重
み係数回路より構成される自動等化器に関するも
のである。
Device、以下簡単にCTDという）等の半導体遅
延線を用いた自動等化器に関する。さらに詳しく
は伝送路中で符号間干渉によつて歪んだ信号波形
を元の波形に復元するため、信号の遅延を非破壊
検出を行うタツプ付き半導体遅延線、各遅延信号
および対応する重み係数とを互いにかけ算する複
数個の乗算器、該乗算器の出力信号を互いにかけ
算する加算器で構成された非巡回形フイルタ、重
み係数の修正に必要な重み係数修正信号を演算す
る回路および該重み係数の修正と記憶を行なう重
み係数回路より構成される自動等化器に関するも
のである。
従来のシリアルイン／パラレルアウト（以後
SI／POと記す）形CTD半導体遅延線を用いた自
動等化器（以下簡単に従来の自動等化器という）
の構成を第１図を参照して説明する。１はSI／
PO形CTD半導体遅延線、２は入力電圧を信号電
荷に変換する該CTD１の入力部、３−ｋ（ｋ＝
１、２、…Ｎ）は該信号電荷一定周期Ｔだけ遅延
させる転送段、４−ｋ（ｋ＝１、２、…Ｎ）は該
信号電荷を非破壊的に検出し、電圧信号xk（ｋ＝
１、２、…Ｎ）に変換するタツプ回路、５−ｋ
（ｋ＝１、２、…Ｎ）はタツプ端子である。６−
ｋ（ｋ＝１、２、…Ｎ）は該xkと重み係数wk（ｋ
＝１、２、…Ｎ）を互いにかけ算する乗算器、７
は該乗算器６−ｋからの出力信号、即ちxkとwk
との乗算結果を加え合わせる加算器で、該加算器
７の出力ｙが該従来の自動等化器の出力信号とな
る。以上の構成要素で非巡回形フイルタが構成さ
れることは周知の通りである。８は該自動等化器
の出力端子、９は外部より与える既知の信号ａと
該出力信号ｙとの差、即ち誤差信号ｅを得る減算
器、１０は該誤差信号ｅに減衰係数ｕを掛け算す
る乗算器である。１１−ｋ（ｋ＝１、２、…Ｎ）
は該xkとueを互いに掛け算する乗算器、１２−
ｋ（ｋ＝１、２、…Ｎ）は該wkを記憶すると共
に、次の周期に用いる新しい重み係数を算出し保
持する重み回路である。次に該従来の自動等化器
の動作を第１図を用いて簡単に説明する。本来パ
ルス状のデジタル信号は伝播中に伝送路で符号間
干渉を受けて、受信端に到達した時には大きな歪
を生じている。自動等化器は該歪を除去し、元の
信号を復元するフイルタである。該歪んだ信号は
入力部２に印加された後一定周期Ｔでサンプルさ
れ、同時に電荷に変換される。該電荷は該一定周
期Ｔ毎に該転送段３−ｋ中で１段ずつ転送され、
タツプ回路４−ｋで非破壊的に検出され、再び電
圧信号xkに変換され、タツプ端子５−ｋより得
られる。該乗算器６−ｋで該信号xkは重み回路
１２−ｋの出力、即ち重み係数wkと乗算され、
乗算結果xk・wk（ｋ＝１、２、…Ｎ）は該加算
器７で加算され、出力ｙとして端子８より取り出
される。該出力信号ｙが元の信号に完全に復元さ
れているか否かは、該信号ａとの比較によつてな
される。該減算器９の出力信号、即ち誤差信号ｅ
が零であれば、ｙは元の信号に復元されている。
反対に該ｅが零でない場合、ｅに該減衰係数ｕを
乗算しさらに各タツプ端子５−ｋの出力xkを該
乗算器１１−ｋで乗算する。次に該重み回路１２
−ｋにて該重み係数wkより該乗算結果ｕ・ｅ・
xkを減ずることにより次の一定周期Ｔ後の新し
い重み係数を算出し、保持する。
SI／POと記す）形CTD半導体遅延線を用いた自
動等化器（以下簡単に従来の自動等化器という）
の構成を第１図を参照して説明する。１はSI／
PO形CTD半導体遅延線、２は入力電圧を信号電
荷に変換する該CTD１の入力部、３−ｋ（ｋ＝
１、２、…Ｎ）は該信号電荷一定周期Ｔだけ遅延
させる転送段、４−ｋ（ｋ＝１、２、…Ｎ）は該
信号電荷を非破壊的に検出し、電圧信号xk（ｋ＝
１、２、…Ｎ）に変換するタツプ回路、５−ｋ
（ｋ＝１、２、…Ｎ）はタツプ端子である。６−
ｋ（ｋ＝１、２、…Ｎ）は該xkと重み係数wk（ｋ
＝１、２、…Ｎ）を互いにかけ算する乗算器、７
は該乗算器６−ｋからの出力信号、即ちxkとwk
との乗算結果を加え合わせる加算器で、該加算器
７の出力ｙが該従来の自動等化器の出力信号とな
る。以上の構成要素で非巡回形フイルタが構成さ
れることは周知の通りである。８は該自動等化器
の出力端子、９は外部より与える既知の信号ａと
該出力信号ｙとの差、即ち誤差信号ｅを得る減算
器、１０は該誤差信号ｅに減衰係数ｕを掛け算す
る乗算器である。１１−ｋ（ｋ＝１、２、…Ｎ）
は該xkとueを互いに掛け算する乗算器、１２−
ｋ（ｋ＝１、２、…Ｎ）は該wkを記憶すると共
に、次の周期に用いる新しい重み係数を算出し保
持する重み回路である。次に該従来の自動等化器
の動作を第１図を用いて簡単に説明する。本来パ
ルス状のデジタル信号は伝播中に伝送路で符号間
干渉を受けて、受信端に到達した時には大きな歪
を生じている。自動等化器は該歪を除去し、元の
信号を復元するフイルタである。該歪んだ信号は
入力部２に印加された後一定周期Ｔでサンプルさ
れ、同時に電荷に変換される。該電荷は該一定周
期Ｔ毎に該転送段３−ｋ中で１段ずつ転送され、
タツプ回路４−ｋで非破壊的に検出され、再び電
圧信号xkに変換され、タツプ端子５−ｋより得
られる。該乗算器６−ｋで該信号xkは重み回路
１２−ｋの出力、即ち重み係数wkと乗算され、
乗算結果xk・wk（ｋ＝１、２、…Ｎ）は該加算
器７で加算され、出力ｙとして端子８より取り出
される。該出力信号ｙが元の信号に完全に復元さ
れているか否かは、該信号ａとの比較によつてな
される。該減算器９の出力信号、即ち誤差信号ｅ
が零であれば、ｙは元の信号に復元されている。
反対に該ｅが零でない場合、ｅに該減衰係数ｕを
乗算しさらに各タツプ端子５−ｋの出力xkを該
乗算器１１−ｋで乗算する。次に該重み回路１２
−ｋにて該重み係数wkより該乗算結果ｕ・ｅ・
xkを減ずることにより次の一定周期Ｔ後の新し
い重み係数を算出し、保持する。
以上述べた信号処理を繰り返し、該差信号ｅが
零かあるいは極めて小さくなり、該重み係数wk
が修正され、一定かあるいはほぼ一定となつた時
に、該出力信号ｙは完全に、あるいはほぼ完全に
元のパルス状の信号に復元されたことになる。
零かあるいは極めて小さくなり、該重み係数wk
が修正され、一定かあるいはほぼ一定となつた時
に、該出力信号ｙは完全に、あるいはほぼ完全に
元のパルス状の信号に復元されたことになる。
次に従来の自動等化器に用いられていたSI／
PO形CTD半導体遅延線の具体的な構成を説明す
る。従来のSI／PO形CTDの代表的なものにタツ
プ付きバケツトブリゲードデバイス（Bucket−
Brigade Device、以下簡単にBBDという）とタ
ツプ付き電荷結合素子（Charge−Coupled
Device、以下簡単のためCCDという）がある。
第２図は該タツプ付きBBDの一転送段、一タツ
プ回路およびタツプ端子を示したものである。同
図において、３−ｋ，４−ｋ，５−ｋはそれぞれ
第ｋ番目の転送段、第ｋ番目のタツプ回路、第ｋ
番目のタツプ端子で、それぞれ第１図に示した同
一番号の構成要素に対応する。１０１と１０２は
それぞれトランジスタと静電容量で共通配線１０
３に接続されている。１０４と１０５はそれぞれ
トランジスタと静電容量で共通配線１０６に接続
されている。該配線１０３および１０６へは通常
周期的にオン−オフし、かつ互いに位相が180度
異なる２個の電圧パルスがそれぞれ印加されてい
る。今配線１０３および１０６の印加パルスがそ
れぞれ高レベルおよび低レベルの時、静電容量１
０２に信号電荷が蓄積されているとする。次に配
線１０３の印加パルスが低レベルに戻ると同時
に、配線１０６へ印加されているパルスが高レベ
ルとなると、該トランジスタ１０４が導通して、
該静電容量１０２に蓄積されていた信号電荷は静
電容量１０５へ転送される。従つて、該トランジ
スタ１０４と該静電容量の結合点１０７に電位変
化が生ずる。１０８は該結合点１０７の電位変化
を検出するためのトランジスタ、１０９は該トラ
ンジスタ１０８の負荷として用いられるトランジ
スタである。通常１０８，１０９はMOSトラン
ジスタが用いられる。端子１１０は直流電源に接
続されている。
PO形CTD半導体遅延線の具体的な構成を説明す
る。従来のSI／PO形CTDの代表的なものにタツ
プ付きバケツトブリゲードデバイス（Bucket−
Brigade Device、以下簡単にBBDという）とタ
ツプ付き電荷結合素子（Charge−Coupled
Device、以下簡単のためCCDという）がある。
第２図は該タツプ付きBBDの一転送段、一タツ
プ回路およびタツプ端子を示したものである。同
図において、３−ｋ，４−ｋ，５−ｋはそれぞれ
第ｋ番目の転送段、第ｋ番目のタツプ回路、第ｋ
番目のタツプ端子で、それぞれ第１図に示した同
一番号の構成要素に対応する。１０１と１０２は
それぞれトランジスタと静電容量で共通配線１０
３に接続されている。１０４と１０５はそれぞれ
トランジスタと静電容量で共通配線１０６に接続
されている。該配線１０３および１０６へは通常
周期的にオン−オフし、かつ互いに位相が180度
異なる２個の電圧パルスがそれぞれ印加されてい
る。今配線１０３および１０６の印加パルスがそ
れぞれ高レベルおよび低レベルの時、静電容量１
０２に信号電荷が蓄積されているとする。次に配
線１０３の印加パルスが低レベルに戻ると同時
に、配線１０６へ印加されているパルスが高レベ
ルとなると、該トランジスタ１０４が導通して、
該静電容量１０２に蓄積されていた信号電荷は静
電容量１０５へ転送される。従つて、該トランジ
スタ１０４と該静電容量の結合点１０７に電位変
化が生ずる。１０８は該結合点１０７の電位変化
を検出するためのトランジスタ、１０９は該トラ
ンジスタ１０８の負荷として用いられるトランジ
スタである。通常１０８，１０９はMOSトラン
ジスタが用いられる。端子１１０は直流電源に接
続されている。
第２図に示したタツプ付きBBDの重大欠点は
転送効率〔信号電荷が１個の蓄積部（第２図では
静電容量１０２）から次の蓄積部（第２図では静
電容量１０５）へ転送される時、転送された電荷
量に対するもとの電荷量との割り合いで、CTD
の性能を示す重要な指数である〕が極めて低い、
即ち、悪いこと、および転送雑音が非常に大きい
ことがあげられる。これはBBDの電荷転送モー
ドが不完全転送モードであることに起因してい
る。以上の理由により、該タツプ付きBBDは自
動等化器等、高精度の信号処理が必要とするシス
テムの応用としては適切ではない。
転送効率〔信号電荷が１個の蓄積部（第２図では
静電容量１０２）から次の蓄積部（第２図では静
電容量１０５）へ転送される時、転送された電荷
量に対するもとの電荷量との割り合いで、CTD
の性能を示す重要な指数である〕が極めて低い、
即ち、悪いこと、および転送雑音が非常に大きい
ことがあげられる。これはBBDの電荷転送モー
ドが不完全転送モードであることに起因してい
る。以上の理由により、該タツプ付きBBDは自
動等化器等、高精度の信号処理が必要とするシス
テムの応用としては適切ではない。
従来のタツプ付きCTDのその他の構成として、
タツプ付きCCDを第３図に示す。ここでは信号
電荷の検出方法を、一例として、浮遊電極による
方法を述べる。第２図と同様、３−ｋ，４−ｋ，
５−ｋはそれぞれ第１図に示した構成要素３−
ｋ，４−ｋ，５−ｋとそれぞれ対応する。１２０
は半導体基板、１２１，１２２，１２３，１２４
は該半導体基板１２０の上に形成された絶縁膜
（図示していない）を介して、規則的に配列され
た第１相の電極、第２相の電極、第３相の電極、
浮遊電極（第４相の電極）である。１２５は該浮
遊電極１２４を周期的にプリセツトするためのト
ランジスタである。１２６，１２７，１２９は信
号電荷を転送するために必要な周期的にオン−オ
フするクロツクパルスを供給する配線、１２８と
１３０は直流電圧を供給する配線である。４−ｋ
を構成する要素１０８，１０９，１１０は第２図
の同一番号の要素と全く同一の要素である。次に
該タツプ付きCCDの電荷の検出方法を概説する。
今、配線１２７の印加パルスが高レベルにあり、
該電極１２２直下の半導体基板１２０中に電位の
井戸に形成され、該電位の井戸に信号電荷が蓄積
されているとする。この時、配線１２９の印加パ
ルスが一時的に高レベルとなると、該トランジス
タ１２５が導通するので、該浮遊電極１２４は配
線１３０の直流電位レベルにセツトされ、該配線
１２９のパルスが低レベルへ戻つても、該浮遊電
極の電位は該配線１３０の該直流電位のレベルを
保持する。すなわち浮遊状態となり、該浮遊電極
１２４下の半導体基板１２０中に電位の井戸が形
成されている。次に配線１２７のパルスが低レベ
ルに戻ると該電極１２２直下の信号電荷は、該電
極１２３直下の該半導体基板１２０中に形成され
た電荷の通路を通つて、該浮遊電極１２４直下の
電位の井戸へ転送され、そこで蓄積される。従つ
て、該浮遊電極の電位は先にリセツトされた時の
直流レベル（配線１３０の直流レベル）より、該
信号電荷の量に比例した値だけ電位の変化を生ず
る。該電位の変化は該タツプ回路４−ｋにより検
出され、該タツプ端子５−ｋより外部へ導びかれ
る。
タツプ付きCCDを第３図に示す。ここでは信号
電荷の検出方法を、一例として、浮遊電極による
方法を述べる。第２図と同様、３−ｋ，４−ｋ，
５−ｋはそれぞれ第１図に示した構成要素３−
ｋ，４−ｋ，５−ｋとそれぞれ対応する。１２０
は半導体基板、１２１，１２２，１２３，１２４
は該半導体基板１２０の上に形成された絶縁膜
（図示していない）を介して、規則的に配列され
た第１相の電極、第２相の電極、第３相の電極、
浮遊電極（第４相の電極）である。１２５は該浮
遊電極１２４を周期的にプリセツトするためのト
ランジスタである。１２６，１２７，１２９は信
号電荷を転送するために必要な周期的にオン−オ
フするクロツクパルスを供給する配線、１２８と
１３０は直流電圧を供給する配線である。４−ｋ
を構成する要素１０８，１０９，１１０は第２図
の同一番号の要素と全く同一の要素である。次に
該タツプ付きCCDの電荷の検出方法を概説する。
今、配線１２７の印加パルスが高レベルにあり、
該電極１２２直下の半導体基板１２０中に電位の
井戸に形成され、該電位の井戸に信号電荷が蓄積
されているとする。この時、配線１２９の印加パ
ルスが一時的に高レベルとなると、該トランジス
タ１２５が導通するので、該浮遊電極１２４は配
線１３０の直流電位レベルにセツトされ、該配線
１２９のパルスが低レベルへ戻つても、該浮遊電
極の電位は該配線１３０の該直流電位のレベルを
保持する。すなわち浮遊状態となり、該浮遊電極
１２４下の半導体基板１２０中に電位の井戸が形
成されている。次に配線１２７のパルスが低レベ
ルに戻ると該電極１２２直下の信号電荷は、該電
極１２３直下の該半導体基板１２０中に形成され
た電荷の通路を通つて、該浮遊電極１２４直下の
電位の井戸へ転送され、そこで蓄積される。従つ
て、該浮遊電極の電位は先にリセツトされた時の
直流レベル（配線１３０の直流レベル）より、該
信号電荷の量に比例した値だけ電位の変化を生ず
る。該電位の変化は該タツプ回路４−ｋにより検
出され、該タツプ端子５−ｋより外部へ導びかれ
る。
以上概略した浮遊電極形タツプ付きCCDの最
大の欠点は高速駆動が不可能なことである。従つ
て高帯域の信号処理を必要とするシステムへの応
用は全く不可能であるという欠点があつた。該タ
ツプ付きCCDの出力信号に生ずる歪を低レベル
に制限するためには、電荷の転送チヤネルとし
て、表面チヤネルを用いねばならない。ところが
表面チヤネルの電荷転送において、１つの電位の
井戸から次の電位の井戸への電荷の転送がほぼ終
了する転送過程の末期では、電荷の移動は拡散の
みに依存するため、高い周波数で駆動すると電荷
の取り残しが極めて高くなる。即ち、前述した転
送効率が極めて劣化するという重大な欠点があつ
た。一方、高速駆動において、転送効率の劣化を
防止するため、埋込みチヤネルを用いる必要があ
る。しかしこの場合前記タツプ出力の直線性が極
めてそこなわれるという欠点があつた。
大の欠点は高速駆動が不可能なことである。従つ
て高帯域の信号処理を必要とするシステムへの応
用は全く不可能であるという欠点があつた。該タ
ツプ付きCCDの出力信号に生ずる歪を低レベル
に制限するためには、電荷の転送チヤネルとし
て、表面チヤネルを用いねばならない。ところが
表面チヤネルの電荷転送において、１つの電位の
井戸から次の電位の井戸への電荷の転送がほぼ終
了する転送過程の末期では、電荷の移動は拡散の
みに依存するため、高い周波数で駆動すると電荷
の取り残しが極めて高くなる。即ち、前述した転
送効率が極めて劣化するという重大な欠点があつ
た。一方、高速駆動において、転送効率の劣化を
防止するため、埋込みチヤネルを用いる必要があ
る。しかしこの場合前記タツプ出力の直線性が極
めてそこなわれるという欠点があつた。
また従来のタツプ付きBBDをSI／PO形CTD半
導体遅延線として用いた従来の自動等化器は、該
タツプ付きBBDに起因する欠点、即ち、極めて
低い転送効率と大きな転送雑音、のため高い精度
の自動等化を行なうことができなかつた。さらに
表面チヤネル形タツプ付きCCDを遅延線として
用いた従来の自動等化器においては、該自動等化
器を高速駆動すると転送効率が極めて劣化するた
め、高帯域の自動等化には適用できなかつた。一
方、埋め込みチヤネル形タツプ付きCCDを用い
た自動等化器ではタツプ出力に大きな歪が生じ、
品質の高い自動等化が不可能であつた。
導体遅延線として用いた従来の自動等化器は、該
タツプ付きBBDに起因する欠点、即ち、極めて
低い転送効率と大きな転送雑音、のため高い精度
の自動等化を行なうことができなかつた。さらに
表面チヤネル形タツプ付きCCDを遅延線として
用いた従来の自動等化器においては、該自動等化
器を高速駆動すると転送効率が極めて劣化するた
め、高帯域の自動等化には適用できなかつた。一
方、埋め込みチヤネル形タツプ付きCCDを用い
た自動等化器ではタツプ出力に大きな歪が生じ、
品質の高い自動等化が不可能であつた。
本発明の目的は前記従来の自動等化器の欠点を
除去せした自動等化器を提供することにある。
除去せした自動等化器を提供することにある。
本発明によれば電圧信号を信号電荷に変換する
入力部、該信号電荷を転送する埋込みチヤネル形
転送部および転送された該信号電荷を電圧信号に
変換する浮遊拡散層で構成されるタツプ回路より
構成された第１の電荷転送素子、第２の電荷転送
素子、…第Ｎ（Ｎは整数）の電荷転送素子の合計
Ｎ個の電荷転送素子を備え、該第１の電荷転送素
子の該転送部は信号電荷を一定期間だけ遅延させ
る転送段を１個備え、第２の電荷転送素子の該転
送部は該転送段を２個備え、…第Ｎ番目の電荷転
送素子の該転送部は該転送段をＮ個備え、各該電
荷転送素子の該各入力部を共通配線で接続し、各
該電荷転送素子が同一タイミングで駆動するタツ
プ付き半導体遅延線と、各該タツプ回路毎に設け
られ、かつ該タツプ回路の出力信号と重み係数を
互いにかけ算する第１の乗算器Ｎ個と、該乗算器
出力信号を加え合せる加算器と、加算結果を量子
化する比較器、加算結果と量子化結果との差を得
る減算器と、減算結果と減衰係数を互いにかけ算
する乗算器と、各タツプ回路毎に設けられ、かつ
該タツプ回路の出力信号と該乗算器の出力を互い
にかけ算する第２の乗算器Ｎ個と、各該タツプ回
路毎に設けられ、第２の乗算器の出力信号を積分
し、その結果を前記重み係数とする重み係数回路
とを備えていることを特徴とする自動等化器が得
られる。
入力部、該信号電荷を転送する埋込みチヤネル形
転送部および転送された該信号電荷を電圧信号に
変換する浮遊拡散層で構成されるタツプ回路より
構成された第１の電荷転送素子、第２の電荷転送
素子、…第Ｎ（Ｎは整数）の電荷転送素子の合計
Ｎ個の電荷転送素子を備え、該第１の電荷転送素
子の該転送部は信号電荷を一定期間だけ遅延させ
る転送段を１個備え、第２の電荷転送素子の該転
送部は該転送段を２個備え、…第Ｎ番目の電荷転
送素子の該転送部は該転送段をＮ個備え、各該電
荷転送素子の該各入力部を共通配線で接続し、各
該電荷転送素子が同一タイミングで駆動するタツ
プ付き半導体遅延線と、各該タツプ回路毎に設け
られ、かつ該タツプ回路の出力信号と重み係数を
互いにかけ算する第１の乗算器Ｎ個と、該乗算器
出力信号を加え合せる加算器と、加算結果を量子
化する比較器、加算結果と量子化結果との差を得
る減算器と、減算結果と減衰係数を互いにかけ算
する乗算器と、各タツプ回路毎に設けられ、かつ
該タツプ回路の出力信号と該乗算器の出力を互い
にかけ算する第２の乗算器Ｎ個と、各該タツプ回
路毎に設けられ、第２の乗算器の出力信号を積分
し、その結果を前記重み係数とする重み係数回路
とを備えていることを特徴とする自動等化器が得
られる。
前記本発明によれば高転送効率、高直線性を備
えた小形で集積化可能な自動等化器が実現され、
かつ高帯域の自動等化を行なうことができる。
えた小形で集積化可能な自動等化器が実現され、
かつ高帯域の自動等化を行なうことができる。
以下本発明について図面を用いて説明する。
第４図は本発明の自動等化器の一実施構成例を
示す。同図において２０はタツプ付き半導体遅延
線でＮ個（Ｎは整数）の独立したCTDで構成さ
れている。２１−ｋ（ｋ＝１、２、…Ｎ）は電圧
信号を信号電荷に変換する各CTDの入力部、２
２−ｋ（ｋ＝１、２、…Ｎ）は該信号電荷を転送
する転送部、２３−ｋ（ｋ＝１、２、…Ｎ）は該
信号電荷を検出し、電圧信号xk（ｋ＝１、２、…
Ｎ）に再び変換するタツプ回路、２４−ｋ（ｋ＝
１、２、…Ｎ）はタツプ端子である。２５は該信
号電荷を一定周期Ｔだけ遅延させる転送段で、該
転送部２２−ｋはｋ個の該転送段２５より構成さ
れる。従つて、２１−ｋ，２２−ｋ，２３−ｋで
構成されるｋ番目のCTDは入力信号を該一定周
期Ｔのｋ倍だけ遅延させ、該出力信号xkをタツ
プ端子２４−ｋより該タツプ付き半導体遅延線２
０の外部へ導びく。２６および２７はそれぞれ本
発明の自動等化器の入力端子および出力端子であ
る。２８−ｋ（ｋ＝１、２、…Ｎ）は該xkと重み
係数wk（ｋ＝１、２、…Ｎ）を互いにかけ算する
第１の乗算器、２９は該乗算器２８−ｋの出力信
号、即ち、xkとwkの乗算結果を加え合わせる加
算器で、該加算器２９の出力信号ｙが本発明の自
動等化器の出力信号となる。１３０は該出力信号
ｙと外部より供給される基準電位と比較して出力
ａを与える比較器、１３１は該ｙと該ａの差、即
ち、誤差信号ｅを得る減算器、１３２は該ｅに減
衰係数ｕを掛け算する乗算器である。なお該１３
０，１３１，１３２で構成される回路をここでは
検出回路と呼ぶ。１３３−ｋ（ｋ＝１、２、…Ｎ）
は該xkと該第２の乗算器３２の出力信号を掛け
算する第２の乗算器である。１３４−ｋ（ｋ＝１、
２、…Ｎ）は該wkを記憶すると共に、該一定期
間Ｔ後が次の周期に用いる新しい重み係数を算出
し、これを記憶する重み係数回路で、通常積分器
等が用いられる。
示す。同図において２０はタツプ付き半導体遅延
線でＮ個（Ｎは整数）の独立したCTDで構成さ
れている。２１−ｋ（ｋ＝１、２、…Ｎ）は電圧
信号を信号電荷に変換する各CTDの入力部、２
２−ｋ（ｋ＝１、２、…Ｎ）は該信号電荷を転送
する転送部、２３−ｋ（ｋ＝１、２、…Ｎ）は該
信号電荷を検出し、電圧信号xk（ｋ＝１、２、…
Ｎ）に再び変換するタツプ回路、２４−ｋ（ｋ＝
１、２、…Ｎ）はタツプ端子である。２５は該信
号電荷を一定周期Ｔだけ遅延させる転送段で、該
転送部２２−ｋはｋ個の該転送段２５より構成さ
れる。従つて、２１−ｋ，２２−ｋ，２３−ｋで
構成されるｋ番目のCTDは入力信号を該一定周
期Ｔのｋ倍だけ遅延させ、該出力信号xkをタツ
プ端子２４−ｋより該タツプ付き半導体遅延線２
０の外部へ導びく。２６および２７はそれぞれ本
発明の自動等化器の入力端子および出力端子であ
る。２８−ｋ（ｋ＝１、２、…Ｎ）は該xkと重み
係数wk（ｋ＝１、２、…Ｎ）を互いにかけ算する
第１の乗算器、２９は該乗算器２８−ｋの出力信
号、即ち、xkとwkの乗算結果を加え合わせる加
算器で、該加算器２９の出力信号ｙが本発明の自
動等化器の出力信号となる。１３０は該出力信号
ｙと外部より供給される基準電位と比較して出力
ａを与える比較器、１３１は該ｙと該ａの差、即
ち、誤差信号ｅを得る減算器、１３２は該ｅに減
衰係数ｕを掛け算する乗算器である。なお該１３
０，１３１，１３２で構成される回路をここでは
検出回路と呼ぶ。１３３−ｋ（ｋ＝１、２、…Ｎ）
は該xkと該第２の乗算器３２の出力信号を掛け
算する第２の乗算器である。１３４−ｋ（ｋ＝１、
２、…Ｎ）は該wkを記憶すると共に、該一定期
間Ｔ後が次の周期に用いる新しい重み係数を算出
し、これを記憶する重み係数回路で、通常積分器
等が用いられる。
次に本自動等化器の主要部であるタツプ付き半
導体遅延線の具体的な構造を説明する。第５図は
第３図に示した各CTDの具体的な構造を示した
もので、信号電荷の進行方向と平行に切断した断
面図である。ここでは一例として、転送段が２個
で２相駆動の埋め込みチヤネル形CCDを用いて
説明する。３０は半導体基板、３１は該半導体基
板３０と反対の導電形不純物を該半導体基板に拡
散して形成した埋め込みチヤネル層、３２は該半
導体基板３０と同一の導電形でかつ濃度の高い不
純物層のバリア領域である。３３は信号電荷を注
入するための拡散層、３４は信号電荷を集めるた
めの拡散層で、いずれも該埋め込み層３１と同一
の導電形でかつ該埋め込み層３１より濃度の高い
不純物拡散層である。３５，３６はいずれも入力
電極で、電荷平衡法による電荷注入方法を用いた
場合、いずれか一方の電極に直流電位を、他方の
電極には直流電位重畳された信号電圧を、それぞ
れ印加する。なおこの時、該拡散層３３へは周期
的にオン−オフするパルス電圧を印加する。３７
Ａ，３７Ｂは第１相の転送電極、３８Ａ，３８Ｂ
は第２相の転送電極であつて、該電極３７Ａ，３
７Ｂ，３８Ａ，３８Ｂで第１転送段を形成する。
同様に３９Ａ，３９Ｂは第１相の転送電極、４０
Ａ，４０Ｂは第２相の転送電極で、これら４個の
電極で第２転送段を形成する。電極３７Ａ，３７
Ｂ，３９Ａ，３９Ｂは共通配線４１により、電極
３８Ａ，３８Ｂ，４０Ａ，４０Ｂは共通配線４２
によりそれぞれ接続されている。該配線４１およ
び４２へは互いに位相が180度異る周期的なパル
ス電圧が供給され、よく知られた２相駆動モード
の電荷転送が行なわれる。４３は出力電極で直流
電位が供給されている。４４は拡散層３４を周期
的にプリセツトするためのトランジスタで、端子
４７および端子４８はそれぞれ周期的にオン−オ
フするパルス電源および直流電源に接続されてい
る。４５は該拡散層３４の電位変化を検出するた
めのトランジスタで端子４９より直流電圧が供給
されている。４６は該トランジスタ４５の負荷と
して用いるトランジスタで、トランジスタ４５と
共にバツフア回路を構成する。なお前記電極３
５，３６，３７Ａ，３７Ｂ，３８Ａ，３８Ｂ，３
９Ａ，３９Ｂ，４０Ａ，４０Ｂ，４３は該半導体
基板３０の上に形成された図示しない絶縁膜上に
規則的に配列されている。３３，３５，３６で形
成される入力部は第３図の入力部２１−ｋに、３
７Ａ，３７Ｂ，３８Ａ，３８Ｂあるいは３９Ａ，
３９Ｂ，４０Ａ，４０Ｂの転送段は第３図の転送
段２５に、３４，４４，４５，４６，４７のタツ
プ回路は第３図のタツプ回路２３−ｋに、端子２
４−ｋは第３図のタツプ端子２４−ｋにそれぞれ
対応する。
導体遅延線の具体的な構造を説明する。第５図は
第３図に示した各CTDの具体的な構造を示した
もので、信号電荷の進行方向と平行に切断した断
面図である。ここでは一例として、転送段が２個
で２相駆動の埋め込みチヤネル形CCDを用いて
説明する。３０は半導体基板、３１は該半導体基
板３０と反対の導電形不純物を該半導体基板に拡
散して形成した埋め込みチヤネル層、３２は該半
導体基板３０と同一の導電形でかつ濃度の高い不
純物層のバリア領域である。３３は信号電荷を注
入するための拡散層、３４は信号電荷を集めるた
めの拡散層で、いずれも該埋め込み層３１と同一
の導電形でかつ該埋め込み層３１より濃度の高い
不純物拡散層である。３５，３６はいずれも入力
電極で、電荷平衡法による電荷注入方法を用いた
場合、いずれか一方の電極に直流電位を、他方の
電極には直流電位重畳された信号電圧を、それぞ
れ印加する。なおこの時、該拡散層３３へは周期
的にオン−オフするパルス電圧を印加する。３７
Ａ，３７Ｂは第１相の転送電極、３８Ａ，３８Ｂ
は第２相の転送電極であつて、該電極３７Ａ，３
７Ｂ，３８Ａ，３８Ｂで第１転送段を形成する。
同様に３９Ａ，３９Ｂは第１相の転送電極、４０
Ａ，４０Ｂは第２相の転送電極で、これら４個の
電極で第２転送段を形成する。電極３７Ａ，３７
Ｂ，３９Ａ，３９Ｂは共通配線４１により、電極
３８Ａ，３８Ｂ，４０Ａ，４０Ｂは共通配線４２
によりそれぞれ接続されている。該配線４１およ
び４２へは互いに位相が180度異る周期的なパル
ス電圧が供給され、よく知られた２相駆動モード
の電荷転送が行なわれる。４３は出力電極で直流
電位が供給されている。４４は拡散層３４を周期
的にプリセツトするためのトランジスタで、端子
４７および端子４８はそれぞれ周期的にオン−オ
フするパルス電源および直流電源に接続されてい
る。４５は該拡散層３４の電位変化を検出するた
めのトランジスタで端子４９より直流電圧が供給
されている。４６は該トランジスタ４５の負荷と
して用いるトランジスタで、トランジスタ４５と
共にバツフア回路を構成する。なお前記電極３
５，３６，３７Ａ，３７Ｂ，３８Ａ，３８Ｂ，３
９Ａ，３９Ｂ，４０Ａ，４０Ｂ，４３は該半導体
基板３０の上に形成された図示しない絶縁膜上に
規則的に配列されている。３３，３５，３６で形
成される入力部は第３図の入力部２１−ｋに、３
７Ａ，３７Ｂ，３８Ａ，３８Ｂあるいは３９Ａ，
３９Ｂ，４０Ａ，４０Ｂの転送段は第３図の転送
段２５に、３４，４４，４５，４６，４７のタツ
プ回路は第３図のタツプ回路２３−ｋに、端子２
４−ｋは第３図のタツプ端子２４−ｋにそれぞれ
対応する。
今配線４２への印加パルスが高レベルにあり、
電極４０Ｂ直下の埋め込みチヤネル層３１に電位
の井戸が形成され、該電位の井戸に信号電荷が蓄
積されているとする。次に端子４７に印加された
パルスが一時的に高レベルとなり、次に低レベル
に戻ると、該パルスが高レベルの期間だけ該トラ
ンジスタ４４が導通し、該浮遊拡散層３４は端子
４８に印加された直流電圧レベルにリセツトされ
た後、該直流電圧レベルに保持される。次の配線
４２の印加パルスが低レベルに戻ると、電極４０
Ｂ直下の該信号電荷は該電極４３直下の埋め込み
チヤネル層３１に形成された電荷の通路を介し
て、該浮遊拡散層３４へ転送され、そこで蓄積さ
れる。従つて、浮遊拡散層３４は、光にリセツト
された時の該直流電圧レベルから、該信号電荷の
量に比例した値の電位の変化を生ずる。該電位変
化は該バツフア回路により検出され、出力端子２
４−ｋより外部へ導びかれる。なお該電極３７
Ｂ，３８Ｂ，３９Ｂ，４０Ｂ直下の埋め込みチヤ
ネル層に形成される電位の井戸には常に信号電荷
の転送方向に電位の勾配が生じているから、一個
の電極下から次の電極下へ電荷が転送される時、
前述した電荷転送の末期の期間でもドリフトによ
る電荷の移動が行なわれている。このため高速の
電荷転送が行なわれると同時に電荷の取り残しは
生じない、即ち、極めて高い転送効率が得られ
る。これは転送過程の末期では電荷転送が拡散に
よつて行なわれた従来の表面チヤネルを用いた
SI／PO形CCDと著しく異る点である。
電極４０Ｂ直下の埋め込みチヤネル層３１に電位
の井戸が形成され、該電位の井戸に信号電荷が蓄
積されているとする。次に端子４７に印加された
パルスが一時的に高レベルとなり、次に低レベル
に戻ると、該パルスが高レベルの期間だけ該トラ
ンジスタ４４が導通し、該浮遊拡散層３４は端子
４８に印加された直流電圧レベルにリセツトされ
た後、該直流電圧レベルに保持される。次の配線
４２の印加パルスが低レベルに戻ると、電極４０
Ｂ直下の該信号電荷は該電極４３直下の埋め込み
チヤネル層３１に形成された電荷の通路を介し
て、該浮遊拡散層３４へ転送され、そこで蓄積さ
れる。従つて、浮遊拡散層３４は、光にリセツト
された時の該直流電圧レベルから、該信号電荷の
量に比例した値の電位の変化を生ずる。該電位変
化は該バツフア回路により検出され、出力端子２
４−ｋより外部へ導びかれる。なお該電極３７
Ｂ，３８Ｂ，３９Ｂ，４０Ｂ直下の埋め込みチヤ
ネル層に形成される電位の井戸には常に信号電荷
の転送方向に電位の勾配が生じているから、一個
の電極下から次の電極下へ電荷が転送される時、
前述した電荷転送の末期の期間でもドリフトによ
る電荷の移動が行なわれている。このため高速の
電荷転送が行なわれると同時に電荷の取り残しは
生じない、即ち、極めて高い転送効率が得られ
る。これは転送過程の末期では電荷転送が拡散に
よつて行なわれた従来の表面チヤネルを用いた
SI／PO形CCDと著しく異る点である。
次に第４図を用いて本発明の自動等化器の動作
を説明する。
を説明する。
パルス状のデジタル信号は伝送路中で符号間干
渉を受け歪んだ信号となる。本発明の自動等化器
は該信号の歪を除去し、元のパルス状のデジタル
信号に復元する高速・高帯域フイルタである。該
入力端子２６へ印加された該歪んだ信号は該入力
部２１−ｋで一定周期Ｔ毎にサンプリングされ、
同時に電荷に変換される。次に該信号電荷は対応
する転送部２２−ｋへ注入されると共に、該信号
電荷は一定周期Ｔ毎に、該転送段２５を一段毎移
動する。各CTD毎に、タツプ回路２３−ｋに到
達した信号電荷は電圧に変換され、タツプ端子２
４−ｋを介し、該CTD２０の外部へ導びかれる。
該タツプ端子２４−ｋの出力信号をｘ（nT−kT）
とすれば、該タツプ端子２４−１の出力信号はｘ
（nT−Ｔ）、該タツプ端子２４−Ｎの出力信号は
ｘ（nT−NT）と書ける。ここでｎは入力部２１
−ｋにおけるサンプリング番号である。なお第５
図で説明したように、該タツプ付き半導体遅延線
２０は高速駆動が実現されるから、該一定周期Ｔ
を極めて短かくすることができる。従つて、本発
明の自動等化器はビツトレート（１／Ｔ）の極め
て高い入力信号、即ち、高帯域の信号の処理を行
なうことができる。該出力信号ｘ（nT−kT）は
該第１の乗算器２８−ｋで、該重み係数wkと乗
算され、その乗算結果は該加算器２９で加算さ
れ、出力信号ｙとなり、該出力端子２７より取り
出される。該比較器３０は該出力信号ｙと基準電
位を比較して該出力信号ａを発生する。次に減算
器３１で、該ｙより該ａを減算し、誤差信号ｅを
得る。該ｅが零となつた時、該歪んだ入力信号の
符号間干渉が除去され、該ｙは元の該パルス状の
デジタル信号に完全に復元されている。この時、
該重み回路３４−ｋの出力信号、即ち重み係数
wkは一定の値となつている。反対に、ｅが零で
はない場合、該ｅ、該ｕ、および該ｘ（nT−kT）
の乗算結果を該重み係数wkから減算し修正する
ことにより、次の周期に用いる重み係数を算出す
る。以上の修正過程を繰り返すことにより該ｅを
零とし、重み係数の修正を完了する。この結果各
重み回路３４−ｋの重み係数は一定に保持される
から、本発明の自動等化器は歪んだ入力信号の符
号間干渉を除去し、元の信号を完全に復元する。
渉を受け歪んだ信号となる。本発明の自動等化器
は該信号の歪を除去し、元のパルス状のデジタル
信号に復元する高速・高帯域フイルタである。該
入力端子２６へ印加された該歪んだ信号は該入力
部２１−ｋで一定周期Ｔ毎にサンプリングされ、
同時に電荷に変換される。次に該信号電荷は対応
する転送部２２−ｋへ注入されると共に、該信号
電荷は一定周期Ｔ毎に、該転送段２５を一段毎移
動する。各CTD毎に、タツプ回路２３−ｋに到
達した信号電荷は電圧に変換され、タツプ端子２
４−ｋを介し、該CTD２０の外部へ導びかれる。
該タツプ端子２４−ｋの出力信号をｘ（nT−kT）
とすれば、該タツプ端子２４−１の出力信号はｘ
（nT−Ｔ）、該タツプ端子２４−Ｎの出力信号は
ｘ（nT−NT）と書ける。ここでｎは入力部２１
−ｋにおけるサンプリング番号である。なお第５
図で説明したように、該タツプ付き半導体遅延線
２０は高速駆動が実現されるから、該一定周期Ｔ
を極めて短かくすることができる。従つて、本発
明の自動等化器はビツトレート（１／Ｔ）の極め
て高い入力信号、即ち、高帯域の信号の処理を行
なうことができる。該出力信号ｘ（nT−kT）は
該第１の乗算器２８−ｋで、該重み係数wkと乗
算され、その乗算結果は該加算器２９で加算さ
れ、出力信号ｙとなり、該出力端子２７より取り
出される。該比較器３０は該出力信号ｙと基準電
位を比較して該出力信号ａを発生する。次に減算
器３１で、該ｙより該ａを減算し、誤差信号ｅを
得る。該ｅが零となつた時、該歪んだ入力信号の
符号間干渉が除去され、該ｙは元の該パルス状の
デジタル信号に完全に復元されている。この時、
該重み回路３４−ｋの出力信号、即ち重み係数
wkは一定の値となつている。反対に、ｅが零で
はない場合、該ｅ、該ｕ、および該ｘ（nT−kT）
の乗算結果を該重み係数wkから減算し修正する
ことにより、次の周期に用いる重み係数を算出す
る。以上の修正過程を繰り返すことにより該ｅを
零とし、重み係数の修正を完了する。この結果各
重み回路３４−ｋの重み係数は一定に保持される
から、本発明の自動等化器は歪んだ入力信号の符
号間干渉を除去し、元の信号を完全に復元する。
以上本発明の自動等化器の構造と動作を詳細に
説明した。本発明によれば、埋め込みチヤネル形
CCDでタツプ付き遅延線の転送部を構成するこ
とができるから、高速駆動においても高い転送効
率が得られる。従つて、自動等化器の高帯域化が
実現される。信号電荷の検出は直線性が優れた浮
遊拡散層を用いたタツプ回路で行なわれるから、
高精度の自動等化が実現される。タツプ付き遅延
線、乗算器、加算器、比較器、重み回路は共にプ
ロセスコンパチブルな半導体素子、例えばMOS
構造の半導体素子、で構成できるから、システム
の１チツプ集積化が実現され、小形、低消費電
力、高帯域、高信頼性、低価格の自動等化器を提
供することができる。
説明した。本発明によれば、埋め込みチヤネル形
CCDでタツプ付き遅延線の転送部を構成するこ
とができるから、高速駆動においても高い転送効
率が得られる。従つて、自動等化器の高帯域化が
実現される。信号電荷の検出は直線性が優れた浮
遊拡散層を用いたタツプ回路で行なわれるから、
高精度の自動等化が実現される。タツプ付き遅延
線、乗算器、加算器、比較器、重み回路は共にプ
ロセスコンパチブルな半導体素子、例えばMOS
構造の半導体素子、で構成できるから、システム
の１チツプ集積化が実現され、小形、低消費電
力、高帯域、高信頼性、低価格の自動等化器を提
供することができる。
タツプ付き半導体遅延線の説明で、一例とし
て、１個のCTDの転送部が２個の転送段で構成
され、２相のクロツクパルスで駆動される埋め込
みチヤネル形CCDを用いたが、本発明の機能が
達成されれば、これに限定されず、該１個の
CTDの転送部の構造や駆動方法を用いてもかま
わない。
て、１個のCTDの転送部が２個の転送段で構成
され、２相のクロツクパルスで駆動される埋め込
みチヤネル形CCDを用いたが、本発明の機能が
達成されれば、これに限定されず、該１個の
CTDの転送部の構造や駆動方法を用いてもかま
わない。
第１図はSI／PO形CTDを用いた従来の自動等
化器の構成、第２図および第３図はそれぞれ
BBDおよびCCDを用いたSI／PO形CTDである。
第４図は本発明の自動等化器の一実施構成例を示
し、第５図は第４図に示した半導体遅延線の断面
図である。第１図において、１はPI／SO形
CTD、６−ｋ，１０，１１−ｋは乗算器、７は
加算器、９は減算器、１２−ｋは重み回路であ
る。第１図、第２図、第３図において３−ｋ，４
−ｋ，５−ｋはそれぞれ転送段、タツプ回路、タ
ツプ端子である。第２図、第３図において、１０
１，１０４，１０８，１０９，１２５はトランジ
スタ、１０２，１０５は静電容量、１２１，１２
２，１２３は転送電極、１２４は浮遊電極であ
る。第４図、第５図において、２０はタツプ付き
半導体遅延線、２１−ｋは入力部、２２−ｋは転
送部、２３−ｋはタツプ回路、２４−ｋはタツプ
端子、２５は一転送段、２６は入力端子、２７は
出力端子、２８−ｋは第１の乗算器、２９は加算
器、１３０は比較器、１３１は減算器、１３２は
乗算器、１３５は検出器、１３３−ｋは第２の乗
算器、１３４−ｋは重み回路、３０は半導体基
板、３１は埋め込みチヤネル層、３２はバリア、
３３，３４は高濃度不純物拡散層、３５，３６，
３７Ａ，３７Ｂ，３８Ａ，３８Ｂ，３９Ａ，３９
Ｂ，４０Ａ，４０Ｂ，４３は電極、４４，４５，
４６はトランジスタである。
化器の構成、第２図および第３図はそれぞれ
BBDおよびCCDを用いたSI／PO形CTDである。
第４図は本発明の自動等化器の一実施構成例を示
し、第５図は第４図に示した半導体遅延線の断面
図である。第１図において、１はPI／SO形
CTD、６−ｋ，１０，１１−ｋは乗算器、７は
加算器、９は減算器、１２−ｋは重み回路であ
る。第１図、第２図、第３図において３−ｋ，４
−ｋ，５−ｋはそれぞれ転送段、タツプ回路、タ
ツプ端子である。第２図、第３図において、１０
１，１０４，１０８，１０９，１２５はトランジ
スタ、１０２，１０５は静電容量、１２１，１２
２，１２３は転送電極、１２４は浮遊電極であ
る。第４図、第５図において、２０はタツプ付き
半導体遅延線、２１−ｋは入力部、２２−ｋは転
送部、２３−ｋはタツプ回路、２４−ｋはタツプ
端子、２５は一転送段、２６は入力端子、２７は
出力端子、２８−ｋは第１の乗算器、２９は加算
器、１３０は比較器、１３１は減算器、１３２は
乗算器、１３５は検出器、１３３−ｋは第２の乗
算器、１３４−ｋは重み回路、３０は半導体基
板、３１は埋め込みチヤネル層、３２はバリア、
３３，３４は高濃度不純物拡散層、３５，３６，
３７Ａ，３７Ｂ，３８Ａ，３８Ｂ，３９Ａ，３９
Ｂ，４０Ａ，４０Ｂ，４３は電極、４４，４５，
４６はトランジスタである。
Claims (1)
- １ 電圧信号を信号電荷に変換する入力部、該信
号電荷を転送する埋込みチヤネル形転送部および
転送された該信号電荷を電圧信号に変換する浮遊
拡散層で構成されるタツプ回路より構成された第
１の電荷転送素子、第２の電荷転送素子、…第Ｎ
（Ｎは整数）の電荷転送素子の合計Ｎ個の電荷転
送素子を備え、該第１の電荷転送素子の該転送部
は信号電荷を一定期間だけ遅延させる転送段を１
個備え、第２の電荷転送素子の該転送部は該転送
段を２個備え、…第Ｎ番目の電荷転送素子の該転
送部は該転送段をＮ個備え、各該電荷転送素子の
該各入力部を共通配線で接続し、各該電荷転送素
子が同一タイミングで駆動するタツプ付き半導体
遅延線と、各該タツプ回路毎に設けられ、かつ該
タツプ回路の出力信号と重み係数を互いにかけ算
する第１の乗算器Ｎ個と、該乗算器出力信号を加
え合せる加算器と、加算結果を量子化する比較
器、加算結果と量子化結果との差を得る減算器
と、減算結果と減衰係数を互いにかけ算する乗算
器と、各該タツプ回路毎に設けられ、かつ該タツ
プ回路の出力信号と該乗算器の出力を互いにかけ
算する第２の乗算器Ｎ個と、各該タツプ回路毎に
設けられ、第２の乗算器の出力信号を積分し、そ
の結果を前記重み係数とする重み係数回路とを備
えていることを特徴とする自動等化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3488581A JPS57150216A (en) | 1981-03-11 | 1981-03-11 | Automatic equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3488581A JPS57150216A (en) | 1981-03-11 | 1981-03-11 | Automatic equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57150216A JPS57150216A (en) | 1982-09-17 |
| JPH0131729B2 true JPH0131729B2 (ja) | 1989-06-27 |
Family
ID=12426594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3488581A Granted JPS57150216A (en) | 1981-03-11 | 1981-03-11 | Automatic equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57150216A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5528251A (en) * | 1978-08-18 | 1980-02-28 | Matsushita Electric Industrial Co Ltd | Induction heater |
-
1981
- 1981-03-11 JP JP3488581A patent/JPS57150216A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57150216A (en) | 1982-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4686648A (en) | Charge coupled device differencer | |
| EP0030173B1 (fr) | Filtre à capacités commutées à transfert de charges | |
| US4034199A (en) | Programmable analog transversal filter | |
| US4035628A (en) | Analog transversal filtering and correlation with progressive summation of analog signals | |
| US4156818A (en) | Operating circuitry for semiconductor charge coupled devices | |
| US7003068B2 (en) | Device for subtracting or adding a constant amount of charge in a charge-coupled device at high operating frequencies | |
| US3868516A (en) | Dispersion compensated circuitry for analog charged systems | |
| US4528684A (en) | Charge-coupled device output circuit | |
| EP0078674A2 (en) | Programmable transversal filter and method of filtering a signal | |
| US5325322A (en) | High-speed programmable analog transversal filter having a large dynamic range | |
| EP0015446B1 (en) | Non-destructive charge transfer device differencing circuit | |
| US3931510A (en) | Equalization storage in recirculating memories | |
| Baertsch et al. | The design and operation of practical charge-transfer transversal filters | |
| FR2582461A1 (fr) | Filtre a decimation | |
| Baertsch et al. | The design and operation of practical charge-transfer transversal filters | |
| JPH0131729B2 (ja) | ||
| GB1589320A (en) | Charge transfer apparatus | |
| JPS6112408B2 (ja) | ||
| JPH055434B2 (ja) | ||
| US4232279A (en) | Low noise charge coupled device transversal filter | |
| WO1997024767A1 (en) | Charge-domain generation and replication devices | |
| JPS6069969A (ja) | イメ−ジセンサ | |
| JPH04126477A (ja) | デジタルｃｃｄカメラ | |
| JPS5867061A (ja) | 電流による電荷量読取デバイス及び該デバイスを備えた電荷転送フイルタ | |
| JPS6327894B2 (ja) |