JPH01319324A

JPH01319324A - ソリッドステートリレー

Info

Publication number: JPH01319324A
Application number: JP15291088A
Authority: JP
Inventors: Yasuo Hayashi; 靖雄林
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1989-12-25
Anticipated expiration: 2012-09-30
Also published as: JP2658195B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈発明の利用分野〉本発明は、産業機器や一般民生機器におけるモータ、ヒ
ータ等の負荷への電力供給を制御する場合に使用される
ソリッドステートリレー（ＳＳＲ）に関する。

〈従来技術とその問題点〉ソリッドステートリレーを適用して、２つの負荷の一方
をオン、他方をオフというように、互いに相反する状態
に制御することが必要となる場合がある。たとえば、モ
ータを正転と逆転に切り換えて駆動する場合などがこれ
に該当する。かかる要求に対応するため、従来、ノーマ
ル・オン動作形のものと、ノーマル・オフ動作形のもの
とを組み合わせ、動作切り換え制御を容易にするととも
に、回路構成の簡素化を図ることが試みられている。そ
のために使用するノーマル・オン動作形のソリッドステ
ートリレーとして、従来、第４図に示す構成のものがあ
る。

同図において、２゜はオン・オフ動作制御用の信号が入
力される入力端回路、４ｏは入力信号に応答して負荷電
源ＡＣをオン・オフする出力側回路であり、両回路２゜
、４ｏはフォトカブラ６゜を介して結合されている。入
力側回路２゜は、オン・オフ動作制御用の信号が人力さ
れる一対の入力端子ｒ、Ｓ　ｔ、およびフォトカプラ６
゜を構成する発光ダイオードＰＤからなり、入力端子■
１、■。

に直流電源ＥとスイッチＳＷが接続される。一方、出力
側回路４゜は、負荷電源Ｖに一対の出力端子Ｐ１、Ｐ、
を介して接続される双方向性スイッチング素子（この例
ではトライアック）ＴＨＹと、このトライアックＴＨＹ
をオン・オフするトリガ回路ＴＣと、負荷電源ＡＣの電
圧のゼロクロス点近傍でトリガ回路ＴＣを動作させるゼ
ロクロス検出回路ＺＣｏと、フォトカブラ６゜を構成す
るフォトトランジスタＴ、と、サージ吸収用のスナバ回
路ＳＣとを備える。そして、上記のゼロクロス検出回路
Ｚ　Ｃｏは、フォトトランジスタＴ、に接続されたスイ
ッチングトランジスタＴ、および抵抗Ｒ３〜Ｒ４からな
り、入力信号の印加時にトリガ回路ＴＣを非動作状態に
設定するようになっている。なお、ＲＬはモータ、ヒー
タ等の負荷である。

上記構成において、スイッチＳＷがオフで入力信号が印
加されない場合には、フォトトランジスタＴＩがオフで
、スイッチングトランジスタＴ、もベース電流が流れず
オフの状態となっている。負荷電源ＡＣの電圧がＯｖか
ら徐々に上昇して抵抗Ｒ１とＲ４の分圧点電位がトリガ
回路ＴＣのサイリスクＳＣＨの動作電位に達した時点で
、このサイリスクＳＣＲがオンする。すると、トライア
ックＴＨＹがトリガされてオンするため、出力端子Ｐ１
、Ｐ、間がオン状態となり、負荷ＲＬへの通電が行われ
る。一方、スイッチＳＷがオンされて入力端回路２゜に
入力信号が印加されると、フォトトランジスタＴ、がオ
ンし、負荷電源ＡＣの電圧がＯＶ付近までスイッチング
トランジスタＴ、にベース電流が流れてこのスイッチン
グトランジスタＴ！がオンとなる。これにより、サイリ
スタＳＣＲのゲートに対して印加する電圧がトリガ電圧
以下となるため、サイリスクＳＣＲはオフとなり、した
がってトライアックＴＨＹもトリガされず、出力端子Ｐ
１、Ｐｔ間はオフの状態で負荷ＲＬへの通電が行われな
い。

ところで、従来の上記構成のものでは、ゼロクロス検出
回路ＺＣＯにフォトトランジスタＴ、とは別個にスイッ
チングトランジスタＴ、も設ける必要力あったため、回
路構成が複雑になるばかりか、コストアップの要因とも
なっていた。

〈発明の目的〉本発明は、このような事情に鑑みてなされたものであっ
て、ノーマル・オン動作形のソリッドステートリレーに
おいて、ゼロクロス検出回路の機能を損なうことなく、
回路構成を一層簡素化することを目的とする。

〈発明の構成と効果〉本発明は、上記の目的を達成するために、次の構成を採
る。

すなわち、本発明では、ソリッドステートリレーのゼロ
クロス検出回路において、入力側回路に設けられた発光
素子と結合されるベース端子付きのフォトトランジスタ
を有し、このフォトトランジスタのベースが、該フォト
トランジスタのベース電圧設定用の分圧抵抗の接続点に
ダイオードを介して接続されていることを特徴としてい
る。

上記構成によれば、単一のフォトトランジスタで信号伝
達とゼロクロス検出とを兼用できるため、従来のスイッ
チングトランジスタを省略することができる。したがっ
て、回路構成を簡素化できるとともに、コストダウンが
可能となる。

〈実施例〉第１図は、本発明の実施例に係るノーマル・オン動作形
のソリッドステートリレーの回路構成図である。

この実施例のソリッドステートリレー１は、オン・オフ
動作制御用の信号が入力される入力側回路２と、この入
力側回路２への入力信号に応答して負荷電源ＡＣ（交流
）をオン・オフする出力側回路４とを備え、両回路２．
４がフォトカプラ６を介して結合されている。

上記の入力側回路２は、オン・オフ動作制御用信号が入
力される一対の入力端子■１、■１、抵抗Ｒ８およびフ
ォトカプラ６を構成する発光素子（本例では発光ダイオ
ード）ＰＤからなり、入力端子■い　Ｉ、に対して直流
電源ＥとスイッチＳＷが接続されている。

一方、出力側回路４は、負荷電源ＡＣに一対の出力端子
Ｐ、ＳＰ、を介して接続される双方向性スイッチング素
子（本例ではトライアック’）ＴＨＹと、このトライア
ックＴＨＹをオン・オフするトリガ回路ＴＣと、負荷電
源ＡＣの電圧のゼロクロス点を検出してトリガ回路ＴＯ
を動作させるゼロクロス検出回路ＺＣと、サージ吸収用
のスナバ回路ＳＣとを備える。

そして、上記のゼロクロス検出回路ＺＣは、入力側回路
２に設けられた発光ダイオードＰＤと結合されるベース
端子付きのフォトトランジスタＴｒを有し、このフォト
トランジスタＴｒのベースがベース電圧設定用の分圧抵
抗ＲＩ、　Ｒｔの第１接続点ｆにダイオードＤ　Ｉ、　
Ｄ　ｔを介して接続されている。また、フォトトランジ
スタＴｒのコレクタは、後述するサイリスクＳＣＲのゲ
ートトリガ電圧設定用の分圧抵抗Ｒ１、Ｒ４の第２接続
点ｇに接続されている。そして、フォトトランジスタＴ
ｒがオフの状態では、上記の第１接続点ｒの電位Ｖ１よ
りも第２接続点ｇの電位Ｖ、の方が小さくなるように、
各抵抗Ｒ７、Ｒ２、Ｒ８、Ｒ４の値が設定される。トリ
ガ回路ＴＣは、サイリスタＳＣＲ，全波整流用のブリッ
ジ回路ＤＢおよび抵抗Ｒ６からなり、サイリスタＳＣＲ
の動作電位Ｖ。は、フォトトランジスタＴｒが受光して
いない状態でオンするのに必要な電位Ｖａよりも小さく
なるように予め設定されている。また、スナバ回路ＳＣ
は、抵抗Ｒ５とコンデンサＣ１とからなる。なお、ＲＬ
はモータ、ヒータ等の負荷である。

次に、上記構成のソリッドステートリレーの動作を、第
２図に示すタイミングチャートおよび第３図に示す負荷
電源の波形図を参照して説明する。

（ｉ）人力信号の無印加状態（第２図の符号ａで示す期
間）この状態では、直流電源ＥのスイッチＳＷがオフで、入
力側回路２の発光ダイオードＰＤが消灯している。この
ため、第３図に示すように、負荷電源ＡＣ電圧がＯｖか
ら徐々に上昇すると、第１接続点ｒの電位ｖｌがフォト
トランジスタＴｒをオンするのに必要な電位Ｖａに到達
するよりも先に第２接続点ｇの電位Ｖ、がサイリスタＳ
ＣＲの動作電圧Ｖ。に到達するので、フォトトランジス
タＴｒがオンするまでにサイリスタＳＣＲのゲートがオ
ンし、これによりトライアックＴＨＹもオンする。した
がって、出力端子ＰＩＳＰｔ間が導通して負荷ＲＬへの
通電が行われる。

（ｉｉ）入力信号の印加直後の状態（第２図の符号すで
示す期間）直流電源ＥのスイッチＳＷをオンにして入力側回路２に
入力信号を印加すると、発光ダイオードＰＤが発光する
。これに伴い、フォトトランジスタＴｒのベース電流が
増加するので、このフォトトランジスタＴｒをオンする
のに必要な電位ｖｂが相対的に低下してサイリスタＳＣ
Ｒの動作電位■。以下でフォトトランジスタＴｒがオン
する。

これにより、第２接続点ｇの電位■、がサイリスタＳＣ
Ｈの動作電位Ｖ。以下になる。しかし、トライアックＴ
ＨＹは、その特性により直ちにオフにはならず、保持電
流以下になるまでオン状態を維持する。つまり、負荷電
源ＡＣ電圧がＯＶ近傍になるまで負荷ＲＬへの通電が行
われる。そして、保持電流以下になって始めてオフ状態
になる。

（ｉｉｉ）入力信号の印加継続状態（第２図の符号Ｃで
示す期間）この状態では、直流電源ＥのスイッチＳＷがオンされて
から一定の時間が経過しており、また、フォトトランジ
スタＴｒは発光ダイオードＰＤからの光りを受光してい
るので、フォトトランジスタＴｒをオンするのに必要な
電位ｖｂはサイリスタＳＣＨの動作電位Ｖ０以下となる
。そして、フォトトランジスタＴｒがオンの状態で第２
接続点ｇの電位がサイリスタＳＣＲの動作電位Ｖ０以下
になるため、サイリスタＳＣＲはオンできず、このため
トライアックＴＨＹもオフの状態にある。したがって、
出力端子Ｐ、、Ｐ、間は非導通で負荷ＲＬへの通電は行
われない。

（Ｉｖ）入力信号のオフ直後の状態（第２図の符号ｄで
示す期間）この状態では、直流電源Ｅのスイッチｓｗがオフで、人
力信号が印加されないので、出力側回路２の発光ダイオ
ードＰＤが消灯する。このため、第３図に示すように、
フォトトランジスタＴｒがオンするのに必要な電位Ｖａ
は、サイリスタｓｃＲが動作するのに必要な電位■。よ
りも大きくなるが、負荷電源ＡＣの電圧がフォトトラン
ジスタＴｒをオンするに必要な電位Ｖａよりも大きいと
きには、フォトトランジスタＴｒはオン状態を維持する
。このため、第２接続点ｇの電位Ｖ！はサイリスクＳＣ
Ｒの動作電位Ｖ。以下となるので、サイリスタＳＣＲは
オンできず、トライアックＴＨＹもオフの状態にある。

したがって、出力端子Ｐ１．２２間は非導通で負荷ＲＬ
への通電は行われない。そして、第２図の符号ａで示す
次の期間において、負荷電源ＡＣの電圧がｏＶがら徐々
に上昇する際に、フォトトランジスタＴｒがオンするよ
りも先にサイリスタＳＣＲがオンするため、これにより
トライアックＴＨＹがオンすることになる。

【図面の簡単な説明】

第１図ないし第３図は本発明の実施例を示し、第１図は
ノーマル・オン動作形のソリッドステートリレーの回路
構成図、第２図は第１図のソリッドステートリレーのタ
イミングチャート、第３図はフォトトランジスタとサイ
リスタの動作電位と負荷電源の出力波形との関係を示す
説明図である。また、第４図は従来のノーマル・オン動作形のソリッド
ステートリレーの回路構成図である。１・・・ソリッドステートリレー、２・・・入力側回路、４・・・出力側回路、ＺＣ・・・ゼロクロス検出回路、Ｔｒ・・・フォトトランジスタ、ＴＣ・・・トリガ回路、ＴＨＹ・・・トライアック。

Claims

【特許請求の範囲】

（１）オン・オフ動作制御用の信号が入力される入力側
回路と、この入力信号に応答して負荷電源をオン・オフ
する出力側回路とを備え、かつ、前記出力側回路は、前
記負荷電源に接続される双方向性のスイッチング素子と
、このスイッチング素子をオン・オフするトリガ回路と
、前記負荷電源電圧のゼロクロス点を検出して前記トリ
ガ回路を動作させるゼロクロス検出回路とを含むソリッ
ドステートリレーにおいて、前記ゼロクロス検出回路は、前記入力側回路に設けられ
た発光素子と結合されるベース端子付きのフォトトラン
ジスタを有し、このフォトトランジスタのベースが、該
フォトトランジスタのベース電圧設定用の分圧抵抗の接
続点にダイオードを介して接続されていることを特徴と
するソリッドステートリレー。