JPS5850518B2 - 周波数変換装置 - Google Patents

Description

【発明の詳細な説明】 サイリスタの様々スイッチング素子にゲート信号を与え
る場合、信号の処理上タイミング的に不必要な時間にも
ゲート信号を与える例が従来多く認められており、ゲー
ト損失の増大、電源トランスの消費電力の損失増加とい
う事態が生じる。

そこで本発明は、低周波交流電圧（以下ＶＩＮと呼ぶ）
極性に応じた適当なパルス幅のゲート信号を簡単々構成
で形成し、かつスイッチング素子のゲート・カソード間
に十分な逆バイアス電圧を加えられるゲートトリガ回路
の取得を目的とする。

以下その一実施例に基づいて説明する。

第１図は周波数変換装置の構成を示す。

低周波交流電源１と並列に高周波バイパス用コンデンサ
２を接続し、コンデンサ２の一方の端子Ａよりチョーク
コイル３、転流用コンデンサ６、転流用インダクタ７を
直列接続し、それをコンデンサ２のもう一方の端子Ａに
接続する。

そして逆並列に接続した２つのサイリスタ４１．４２を
含むスイッチング半導体ブロック４を共振回路に並列接
続する。

第２図は制御回路ブロックダイアグラムを示す。

スイッチング半導体ブロック４の端子間電圧を検知し、
第１パルスを形成するための起動タイミングパルスを形
成する第１パルス起動タイミング形成回路８と第１パル
ス停止タイくング形成回路１１の各出力パルスを、第１
パルス形成回路１０に人力し、第１パルス波形を得る。

なお第１パルス停止タイミング形成回路１１は、共振用
コンデンサ６あるいは共振用インダクタ７の端子間電圧
の極性を検知し、その信号からパルス信号を形成するゼ
ロ・クロス検知回路１５と、低周波交流の極性を検知す
る極性検知回路１７と、前記低周波交流電源１の極性が
反転すると、ゼロ・クロス検知回路１５の出力信号が反
転するため、常に同極性の信号を得るための極性補正回
路１６とから成る。

また、第２パルス信号は、前記極性補正回路１６の出力
と、第１パルス形戒回路１０の出力とを入力とした第２
パルス形成回路１２により得る。

そして、第１パルス、第２パルス信号各波形は、マルチ
プレクサ回路１３に入力され、低周波電源１の極性に従
い、端子Ａの電位が端子Ａの電位よりも高いときは、第
１パルスの信号が、ゲート・ドライブ回路１４ａの方へ
入力され、第２パルス信号がゲート・ドライブ回路１４
ｂの方へ入力される。

また、端子Ａの電位が端子Ａの電位よりも低いときは、
第１パルスの信号はゲート・ドライブ回路１４ｂの方へ
、第２パルスの信号はゲート・ドライブ回路１４ａの方
へ入力される様に、前記マルチプレクサ回路１３は動作
する。

第３図は第２図の具体的女１実施例であり、第４図は各
部の電圧、電流波形である。

これらに基づき以下説明を加えていく。

端子Ｂ−Ａよりスイッチング半導体ブロック端子間電圧
（以下■、と呼ぶ）を検知し、ｖＦ雷電圧トランジスタ
８１１をオンするに十分□電圧に左ると次にトランジス
タ８１２がオンし、さらにトランジスタ８１６゜８１７
をオンせしめ、コンデンサ８２３を放電させる。

な耘抵抗８２０は、コンデンサ８２３との放電時定数を
十分小さく女るように定数を設定する必要がある。

なむダイオード８０３〜８０６の全波ブリッヂ回路は端
子Ｂ −Ａ細の極性が反転しても、トランジスタ８１１
をオンさせるためのものである。

第４図のａは負荷高周波電流波形であり、ｂはトランジ
スタ８１２のコレクタ電圧波形、Ｃはコンデンサ８２３
の端子間電圧波形である。

コンデンサ８２３の端子間電圧が抵抗８２４゜８２５の
分割比電圧よりも高くなると、コンパレータ８２６出力
が「Ｈ」となりフリップ・フロップ８２８のプリセット
が動作し出力Ｑ端子が「Ｈ」とｉる。

プリセット端子のタイミングを第４図のｄに示す。

端子Ｃより第４図のｇに示すような転流用インダクタン
ス７の端子間電圧（以下ｖＬと呼ぶ）をコンパレータ１
５４にて極性検知する。

な耘端子Ｂ−Ａ間電圧が反転すると、■１の波形も反転
する。

そのために端子Ａより■。、の極性を検知し、トランジ
スタ１７６のコレクタからＶＩＮ の極性に同期した
出力波形を得、そしてコンパレータ１５４と、トランジ
スタ１７６のコレクタ出力をＥＸ−ＯＲゲート１６に入
力し、その出力をフリップ・フロップ１０のＴ端子に入
力する。

その波形はＶＩＮ 極性にかかわらず第４図のｅに示す
波形となる。

上述の様な動作をする第１パルス形成回路１０、第２パ
ルス形成回路１２の各出力を、マルチプレクサ回路１３
に入力すると、端子Ａが端子Ａよりも高電圧のときに、
ゲート１３６の出力には第４図のｆの信号が、そしてゲ
ート１３７の出力には第４図のｉの信号が出力し、また
端子Ａが端子Ａより低電圧となった場合ゲート１３６の
出力に第４図のｉの信号が、ゲート１３７の出力には第
４図のｆの信号が出力する。

なお谷間禁止回路９の最終出力トランジスタ９２５のベ
ースに電圧が加わるタイミングを第５図の１に示す。

端子ＡよりＶＩＮ ゼロクロスパルス（第５図のｊ）
波形よりある一定時間の禁止時間を設定する抵抗９１４
とコンデンサ９１５を設け、トランジスタ９１６，９１
９より、禁止時間パルス幅を形成する。

そしてフリップ・フロップ９２２にて、ゼロ・ボルト・
スイッチング起動動作をする。

さらにクリップ・フロップ９２２のＱ出力端子とＴ入力
端子をＮＡＮＤゲート９２３に入力し第５図の１を得る
。

トランジスタ９２５のベースに電圧が加わっているとき
は、コンデンサ８２３が放電され、フリップ・フロップ
１０のプリセット端子に「Ｈ」入力が行左われず、その
結果ゲート信号が出力されない。

ゲー）１３６，１３７より出力された信号は、直流電源
ＶＣＣより抵抗１４２ａ、１４２ｂ、パルストランス１
４３ａ、１４３ｂの直列回路を、トランジスタ１４４ａ
、１４４ｂのコレクタに接続されたトランジスタ１４４
ａ、１４４ｂのベースに入力される。

トランジスタ１４４ａ、１４４ｂがオンするとＩＧ−Ｉ
Ｋあるいは２Ｇ−２に端子よりゲート電流が流れ、サイ
リスタ４１あるいは４２をトリガする。

そしてトランジスタ１４４ａあるいは１４４ｂがオンか
らオフになると、パルストランス１４３ａあるいは１４
３ｂの効果により、サイリスタ４１．４２のゲート・カ
ソード間に逆バイアス電圧が加わり、サイリスタ４Ｌ４
２のターンオフを確実なものにする。

上述のごとく本発明の周波数変換装置によれば低周波交
流電源の極性に応じた、適当な幅のゲートパルス信号を
サイリスタに供給することができ、サイリスタのゲート
損失を減少させると同時に、電源トランスの消費電力も
軽減せしめることができ、また１つのゲートに対し１つ
のパルストランスを使用することにより、逆バイアス電
圧の安定したものがサイリスタのゲート・カソード間に
加えられ、サイリスタのスイッチングが安定となり、高
周波交流の取得が容易となる等、犬なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の適用される周波数変換装置の主回路部
の回路図、第２図は同周波数変換装置の制御回路のブロ
ックダイアグラム、第３図は同制制回路の一実施例回路
図、第４図、第５図は同制制回路内の各部電圧波形図で
ある。 ８・・・・・・第１パルス起動タイミング形成回路、９
・・・・・・谷間禁止回路、１０・・・・・・第１パル
ス形戒回路、１１・・・・・・第１パルス停止タイミン
グ形戒回路、１２・・・・・・第２パルス形成回路、１
３・・・・・・マルチプレクサ回路、１４ａ、１４ｂ・
・・・・・ゲート・ドライブ回路、１５・・・・・・ゼ
ロ・クロス検知回路、１６・・・・・・極性補正回路、
１７・・・・・・極性検知回路。

Claims (1)

1. 【特許請求の範囲】 １ 低周波交流を直接高周波交流に変換する周波数変換
   回路と、その制御回路から成り、前記周波数交換回路は
   少なくとも１つの双方向導通可能なスイッチング半導体
   ブロックと、共振用コンデンサと共振用インダクタを含
   む直列共振回路とから成り、前記制御回路は、前記スイ
   ッチング半導体を双方向に導通させるゲート・ドライブ
   回路、第１パルス起動タイミングを形成する第１パルス
   起動タイミング形成回路、前記共振用コンデンサあるい
   は共振用インダクタの端子間電圧のゼロ・クロスを検知
   するゼロ・クロス検知回路と前記低周波交流の極性を検
   知する極性検知回路と前記低周波交流極性の変動に対し
   常に一定のパルスを形成する極性補正回路とから成る第
   １パルス停止タイミンク回路、前記第１パルス起動タイ
   ミング形成回路と前記第１パルス停止タイミング形成回
   路の出力信号より第１パルスを形成する第１パルス形戒
   回路、前記第１パルス形成回路と前記極性補正回路の出
   力信号より第２パルスを形成する第２パルス形成回路、
   および前記第１パルス形成回路と第２パルス形成回路の
   出力信号を入力とし前記低周波極性に応じて前記ゲート
   ・ドライブ回路への信号を出力するマルチプレクサ回路
   とから成ることを特徴とする周波数変換装置。 ２ 前記ゲート・ドライブ回路は、スイッチング素子の
   ゲート・カソード間へ順方向電流を流すとともに、逆方
   向へ逆バイアス電圧を加えることを特徴とする特許請求
   の範囲第１項記載の周波数変換装置。 ３ 前記第１パルス形戒回路としてフリップ・フロップ
   を用い、このフリップ・フロップのセット端子に第１パ
   ルス起動タイミング形成回路出力を接続し、次にリセッ
   ト端子に第１パルス停止タイミング形成回路出力を接続
   することを特徴とする特許請求の範囲第１項記載の周波
   数変換装置。