JPS584277Y2 - ソリツドステ−トリレ− - Google Patents
ソリツドステ−トリレ−Info
- Publication number
- JPS584277Y2 JPS584277Y2 JP14612678U JP14612678U JPS584277Y2 JP S584277 Y2 JPS584277 Y2 JP S584277Y2 JP 14612678 U JP14612678 U JP 14612678U JP 14612678 U JP14612678 U JP 14612678U JP S584277 Y2 JPS584277 Y2 JP S584277Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- thyristor
- input
- state relay
- triac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
【考案の詳細な説明】
本考案は誘導負荷の制御に適したソリッドステートリレ
ーに関し、その目的とするところは簡易なる構成でもっ
て誘導負荷を確実にオンするソリッドステートリレーを
実現するにある。
ーに関し、その目的とするところは簡易なる構成でもっ
て誘導負荷を確実にオンするソリッドステートリレーを
実現するにある。
第１図は従来の゛ソリッドステートリレーで、入力部Ａ
、ゼロクロストリガ部Ｂ、整流部Ｃ１出力部りよりなり
、入力部Ａは入力端子１，２間に接続する入力電圧Ｅ１
をホトダイオードＤｈと入力抵抗Ｒｉの直列回路に印加
すると共に、そのホトダイオードＤｈと逆方向並列に逆
接続時の保護用ダイオードＤｉを接続しである。
、ゼロクロストリガ部Ｂ、整流部Ｃ１出力部りよりなり
、入力部Ａは入力端子１，２間に接続する入力電圧Ｅ１
をホトダイオードＤｈと入力抵抗Ｒｉの直列回路に印加
すると共に、そのホトダイオードＤｈと逆方向並列に逆
接続時の保護用ダイオードＤｉを接続しである。
ゼロクロストリガ部Ｂは光発振素子Ｐとツェナーダイオ
ードＤｚとサイリスタＳｃとそのゲートに接続するコン
デンサＣ１および抵抗Ｒ１よりなり、前記光発振素子Ｐ
がツェナダイオードＤｚと組み合わされてその電圧−電
流特性に第２図の如く入特性を有することによって非受
光時は非導通、受光時に導通してサイリスクＳｃをトリ
ガするようにしである。
ードＤｚとサイリスタＳｃとそのゲートに接続するコン
デンサＣ１および抵抗Ｒ１よりなり、前記光発振素子Ｐ
がツェナダイオードＤｚと組み合わされてその電圧−電
流特性に第２図の如く入特性を有することによって非受
光時は非導通、受光時に導通してサイリスクＳｃをトリ
ガするようにしである。
そして出力部りはダイオードブリッジＤｓよりなる整流
部Ｃを介してゼロクロストリガ部Ｂに接続され、出力部
りの出力端子３，４間に誘導負荷りと共に交流電源Ｅ２
が直列接続される。
部Ｃを介してゼロクロストリガ部Ｂに接続され、出力部
りの出力端子３，４間に誘導負荷りと共に交流電源Ｅ２
が直列接続される。
このリレー回路では交流電源Ｅ２が零の近傍でかつ入力
電圧があるときのみサイリスタＳｃが導通し、このサイ
リスタＳｃの導通により出力部りを構成するトライアッ
クＴのゲート抵抗Ｒ２の両端に電圧を加え、トライアッ
クＴの導通により誘導負荷りを駆動するようにしである
。
電圧があるときのみサイリスタＳｃが導通し、このサイ
リスタＳｃの導通により出力部りを構成するトライアッ
クＴのゲート抵抗Ｒ２の両端に電圧を加え、トライアッ
クＴの導通により誘導負荷りを駆動するようにしである
。
か＼る従来のソリッドステートリレーでは誘導負荷Ｌ＆
こよって電流が電圧より遅れを生ずる為、電流が零のと
きサイリスタＳｃの出力端に印加される電圧が零近傍に
なく、したがって入力部Ａに入力電圧があるにも拘らず
オンしないという欠点がある。
こよって電流が電圧より遅れを生ずる為、電流が零のと
きサイリスタＳｃの出力端に印加される電圧が零近傍に
なく、したがって入力部Ａに入力電圧があるにも拘らず
オンしないという欠点がある。
本考案はかかる事由に鑑みてなされたものである。
以下前記従来例との同一個所を同一符号とする第３図乃
至第７図を参照して本考案ソリッドステートリレーの実
施例を説明すると、ホトダイオードＤｈと入力抵抗Ｒｉ
とを直列にしてその両端に入力電圧を印加する如くして
なる入力部Ａと、その入力部Ａの光出力を受ける光発振
素子ＰにツェナーダイオードＤｚを組み合わせてサイリ
スクＳＣをトリガするゼロクロストリガ部Ｂと、サイリ
スタＳｃにダイオードブリッジＤｓよりなる整流部Ｃを
介して接続する負荷駆動用のトライアックＴをもつ出力
部りとよりなるソリッドステートリレーにおいて、前記
トライアックＴと共に交流電源に接続される誘導負荷り
による遅れにより電流零のときトライアックＴの出力端
にかかる電圧■１とほぼ同じ値の電圧降下を有するツェ
ナーダイオードＤｚ′を前記サイリスタＳｃのアノード
と光発振素子Ｐのコレクタ間に接続してなることを特徴
とするソリッドステートリレーとしたものである。
至第７図を参照して本考案ソリッドステートリレーの実
施例を説明すると、ホトダイオードＤｈと入力抵抗Ｒｉ
とを直列にしてその両端に入力電圧を印加する如くして
なる入力部Ａと、その入力部Ａの光出力を受ける光発振
素子ＰにツェナーダイオードＤｚを組み合わせてサイリ
スクＳＣをトリガするゼロクロストリガ部Ｂと、サイリ
スタＳｃにダイオードブリッジＤｓよりなる整流部Ｃを
介して接続する負荷駆動用のトライアックＴをもつ出力
部りとよりなるソリッドステートリレーにおいて、前記
トライアックＴと共に交流電源に接続される誘導負荷り
による遅れにより電流零のときトライアックＴの出力端
にかかる電圧■１とほぼ同じ値の電圧降下を有するツェ
ナーダイオードＤｚ′を前記サイリスタＳｃのアノード
と光発振素子Ｐのコレクタ間に接続してなることを特徴
とするソリッドステートリレーとしたものである。
而して、出力部りの端子１，２間に交流電源Ｅ２が誘導
負荷りを介して接続されると、サイリスクＳＣの両端ａ
−ｂ間にはダイオードブリッジＤｓによって全波整流さ
れた電圧が印加されており、さらに光発振素子Ｐのコレ
クク側ｃ −ｄ間には、ツェナーダイオードＤｚ′のツ
ェナー電圧Ｖｚ２を差し引いた第４図の電圧が印加され
、入力電圧の印加がある時のみ第２図の如き光発振素子
ＰとツェナーダイオードＤｚとの組合わせによる受光時
人特性が現われサイリスクＳｃをトリガする。
負荷りを介して接続されると、サイリスクＳＣの両端ａ
−ｂ間にはダイオードブリッジＤｓによって全波整流さ
れた電圧が印加されており、さらに光発振素子Ｐのコレ
クク側ｃ −ｄ間には、ツェナーダイオードＤｚ′のツ
ェナー電圧Ｖｚ２を差し引いた第４図の電圧が印加され
、入力電圧の印加がある時のみ第２図の如き光発振素子
ＰとツェナーダイオードＤｚとの組合わせによる受光時
人特性が現われサイリスクＳｃをトリガする。
この時の出力電源側より見たサイリスタＳｃＯ点弧位置
は第５図の如く、ツェナーダイオードＤｚ２のツェナー
電圧Ｖｚ２のレベルと全波整流電圧波形とのクロス点に
おいてオンする。
は第５図の如く、ツェナーダイオードＤｚ２のツェナー
電圧Ｖｚ２のレベルと全波整流電圧波形とのクロス点に
おいてオンする。
したがって、誘導負荷りが接続され電流が電圧よりも遅
れたとしても第６図の如くサイリスクＳＣをオンし、ト
ライアックＴをオンして誘導負荷りを駆動することがで
きる。
れたとしても第６図の如くサイリスクＳＣをオンし、ト
ライアックＴをオンして誘導負荷りを駆動することがで
きる。
第１図の従来回路において、誘導負荷りが接続されてい
るとき、第７図において交流電源電圧ａ、端子１，２間
の入力電圧ｂ、負荷電流Ｃ１端子３゜４間のトライアッ
ク端子間電圧ｄの波形において、電流が電源電圧より遅
れ、同図■の時点で電流が零になってトライアックＴへ
逆方向電流が流れるためにはサイリスタＳｃは電源電圧
が零の近傍でかつ入力電圧があるときのみ導通ずるもの
であるから、同図◎の如く高い電源電圧ではオンしない
。
るとき、第７図において交流電源電圧ａ、端子１，２間
の入力電圧ｂ、負荷電流Ｃ１端子３゜４間のトライアッ
ク端子間電圧ｄの波形において、電流が電源電圧より遅
れ、同図■の時点で電流が零になってトライアックＴへ
逆方向電流が流れるためにはサイリスタＳｃは電源電圧
が零の近傍でかつ入力電圧があるときのみ導通ずるもの
であるから、同図◎の如く高い電源電圧ではオンしない
。
したがって■以降の電流波形が現われないこと＼なる。
しかるに本考案では電流が零のとき端子３゜４間にか＼
る電圧■１とほぼ同じツェナー電圧降下を有するツェナ
ーダイオードＤｚ２をサイリスタＳｃと光発振素子Ｐ間
に接続することによって、サイリスタＳｃの両端ａ−ｂ
間の電圧よりツェナー電圧Ｖｚ２を差引いた電圧となる
ことによって、電流零のときでかつ入力電圧があるとき
にもサイリスタＳｃを確実にオンすることができるよう
になり、しかも、ツェナーダイオードＤｚ２を一個追加
するだけでよいから誘導負荷用のソリッドステートリレ
ーを簡単な構成で得ることができる。
る電圧■１とほぼ同じツェナー電圧降下を有するツェナ
ーダイオードＤｚ２をサイリスタＳｃと光発振素子Ｐ間
に接続することによって、サイリスタＳｃの両端ａ−ｂ
間の電圧よりツェナー電圧Ｖｚ２を差引いた電圧となる
ことによって、電流零のときでかつ入力電圧があるとき
にもサイリスタＳｃを確実にオンすることができるよう
になり、しかも、ツェナーダイオードＤｚ２を一個追加
するだけでよいから誘導負荷用のソリッドステートリレ
ーを簡単な構成で得ることができる。
第１図は従来のソリッドステートリレーを示す回路図、
第２図はゼロクロストリガ部の入特性を示す図、第３図
は本考案の実施例を示す回路図、第４図は第３図のｃ−
ｄ間電圧波形図、第５図はサイリスタＳｃＯ点弧位置を
示す図、第６図はサイリスクのオン動作を示す図、第７
図は第３図の各部波形を示す図である。 Ａ・・・・・・入力部、Ｂ・・・・・・ゼロクロストリ
ガ部、Ｃ・・・・・・整流部、Ｄ・・・・・・出力部、
Ｄｈ・・・・・・ホトダイオード、Ｄｚ、Ｄｚ ・・・
・・・ツェナーダイオード、Ｓｃ・・・・・・サイリス
ク、Ｐ・・・・・・光発振素子、Ｔ・・・・・・トライ
アック、Ｌ・・・・・・誘導負荷。
第２図はゼロクロストリガ部の入特性を示す図、第３図
は本考案の実施例を示す回路図、第４図は第３図のｃ−
ｄ間電圧波形図、第５図はサイリスタＳｃＯ点弧位置を
示す図、第６図はサイリスクのオン動作を示す図、第７
図は第３図の各部波形を示す図である。 Ａ・・・・・・入力部、Ｂ・・・・・・ゼロクロストリ
ガ部、Ｃ・・・・・・整流部、Ｄ・・・・・・出力部、
Ｄｈ・・・・・・ホトダイオード、Ｄｚ、Ｄｚ ・・・
・・・ツェナーダイオード、Ｓｃ・・・・・・サイリス
ク、Ｐ・・・・・・光発振素子、Ｔ・・・・・・トライ
アック、Ｌ・・・・・・誘導負荷。
Claims (1)
- ホトダイオードＤｈと入力抵抗Ｒｉとを直列にしてその
両端に入力電圧を印加する如くしてなる入力部Ａと、そ
の入力部Ａの光出力を受ける光発振素子Ｐにツェナーダ
イオードＤ２を組み合わせてサイリスタＳｃをトリガす
るゼロクロストリガ部Ｂと、前記サイリスクＳｃにダイ
オードブリッジＤｓよりなる整流部Ｃを介して接続する
負荷駆動用のトライアックＴをもつ出力部りとよりなる
ソリッドステートリレ司とおいて、前記トライアックＴ
と共に交流電源に接続される誘導負荷りによる遅れによ
り電流零のときトライアックＴの出力端にか＼る電圧■
ｌとほぼ同じ値の電圧降下を有するツェナーダイオード
Ｄｚ′を前記サイリスタＳｃのアノードと光発振素子Ｐ
のコレクタ間に接続してなることを特徴とするソリッド
ステートリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612678U JPS584277Y2 (ja) | 1978-10-23 | 1978-10-23 | ソリツドステ−トリレ− |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612678U JPS584277Y2 (ja) | 1978-10-23 | 1978-10-23 | ソリツドステ−トリレ− |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5561338U JPS5561338U (ja) | 1980-04-25 |
| JPS584277Y2 true JPS584277Y2 (ja) | 1983-01-25 |
Family
ID=29126330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14612678U Expired JPS584277Y2 (ja) | 1978-10-23 | 1978-10-23 | ソリツドステ−トリレ− |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS584277Y2 (ja) |
-
1978
- 1978-10-23 JP JP14612678U patent/JPS584277Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5561338U (ja) | 1980-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS584277Y2 (ja) | ソリツドステ−トリレ− | |
| JPS5850675Y2 (ja) | テレビジヨン受像機の電源回路 | |
| JP2697271B2 (ja) | 無接点スイッチ | |
| JPS6128217A (ja) | 交流負荷用零電圧半導体スイツチ回路 | |
| JPH059186U (ja) | 昇圧チヨツパ回路 | |
| JPS584347Y2 (ja) | トランスレス機器の出力回路 | |
| JPS58144529A (ja) | 突入電流抑制回路 | |
| JPH0353596Y2 (ja) | ||
| JPH0333181Y2 (ja) | ||
| JPH03871Y2 (ja) | ||
| JPS6022573B2 (ja) | 突入電流制限回路 | |
| JPH0116390Y2 (ja) | ||
| JPH0574192U (ja) | 直流／直流変換装置 | |
| JPH073835Y2 (ja) | スイッチングレギュレータ | |
| JP2540953Y2 (ja) | 交流負荷の電力制御回路 | |
| JPS62165789U (ja) | ||
| JPS60132140U (ja) | スイツチング電源の保護回路 | |
| JPS6077287U (ja) | 突入電流防止回路 | |
| JPS60245005A (ja) | レギユレ−タ回路 | |
| JPS6099884U (ja) | 負荷制御回路 | |
| JPS6298491U (ja) | ||
| JPS58184926U (ja) | 電子スイツチの保護回路 | |
| JPH0449417B2 (ja) | ||
| JPS61102136A (ja) | 充電回路 | |
| JPH035139B2 (ja) |