JPH01319828A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH01319828A JPH01319828A JP15329488A JP15329488A JPH01319828A JP H01319828 A JPH01319828 A JP H01319828A JP 15329488 A JP15329488 A JP 15329488A JP 15329488 A JP15329488 A JP 15329488A JP H01319828 A JPH01319828 A JP H01319828A
- Authority
- JP
- Japan
- Prior art keywords
- flag
- processing request
- processing
- queue
- linked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の待ち行列を有するデータ処理装置に関す
る。
る。
データ処理装置に於いては、処理要求を保存する場合、
従来より待ち行列が一般的に使用されている。そして、
このような待ち行列に於いては、先頭の処理要求の番号
を表示するヘッドポインタ。
従来より待ち行列が一般的に使用されている。そして、
このような待ち行列に於いては、先頭の処理要求の番号
を表示するヘッドポインタ。
最後尾の処理要求の番号を表示するテイルボインク及び
各々の処理要求対応に設けられ次の処理要求の番号を示
すリンクポインタを用いて待ち行列の管理を行なうと共
に、ヘッドポインタ、ティルボインタに無効番号を登録
するか否かによって待ち行列中に処理要求が存在するか
否かを表示するようにしている。
各々の処理要求対応に設けられ次の処理要求の番号を示
すリンクポインタを用いて待ち行列の管理を行なうと共
に、ヘッドポインタ、ティルボインタに無効番号を登録
するか否かによって待ち行列中に処理要求が存在するか
否かを表示するようにしている。
従来は上述したように、ヘッドポインタ、ティルポイン
クに無効番号を登録するか否かによって待ち行列中に処
理要求が存在するか否かを表示するようにしており、ま
た、上記各ポインタは多数の処理要求のリンクを可能と
するためにそのビット数が多く設定されているので、待
ち行列中に処理要求が存在するか否かを判定するために
は多量のデータを参照する必要がある。特に、待ち行列
を多数有するデータ処理装置では、待ち行列中に処理要
求が存在しているか否かの判定に時間がかかり、また、
ヘッドポインタ、テイルボインクの内容を得るためのア
クセス回数が増加するので、システム性能が低下してし
まう。
クに無効番号を登録するか否かによって待ち行列中に処
理要求が存在するか否かを表示するようにしており、ま
た、上記各ポインタは多数の処理要求のリンクを可能と
するためにそのビット数が多く設定されているので、待
ち行列中に処理要求が存在するか否かを判定するために
は多量のデータを参照する必要がある。特に、待ち行列
を多数有するデータ処理装置では、待ち行列中に処理要
求が存在しているか否かの判定に時間がかかり、また、
ヘッドポインタ、テイルボインクの内容を得るためのア
クセス回数が増加するので、システム性能が低下してし
まう。
本発明の目的は待ち行列中に処理要求が存在するか否か
を高速に判定できるようにすることにある。
を高速に判定できるようにすることにある。
本発明は上記目的を達成するため、
複数の待ち行列を存し、該各待ち行列にリンクされた処
理要求を順次取出して処理を行なうデータ処理装置に於
いて、 前記各待ち行列に対応して設けられ、対応する待ち行列
に処理要求がリンクされているか否かを表示するフラグ
と、 該フラグの内容を一括して読出すフラグ読出手段と、 該フラグ読出手段が読出したフラグの内容に基づいて前
記各待ち行列に処理要求がリンクされているか否かを判
断する判断手段とを設けたものである。
理要求を順次取出して処理を行なうデータ処理装置に於
いて、 前記各待ち行列に対応して設けられ、対応する待ち行列
に処理要求がリンクされているか否かを表示するフラグ
と、 該フラグの内容を一括して読出すフラグ読出手段と、 該フラグ読出手段が読出したフラグの内容に基づいて前
記各待ち行列に処理要求がリンクされているか否かを判
断する判断手段とを設けたものである。
データ処理装置の有している複数の待ち行列には、それ
ぞれに対応して処理要求がリンクされているか否かを表
示するフラグが設けられている。
ぞれに対応して処理要求がリンクされているか否かを表
示するフラグが設けられている。
フラグ読出手段は各待ち行列対応に設け゛られているフ
ラグの内容を一括して読出し、判断手段はフラグ読出手
段が読出したフラグの内容に暴づいて各待ち行列に処理
要求がリンクされているか否がを判断する。
ラグの内容を一括して読出し、判断手段はフラグ読出手
段が読出したフラグの内容に暴づいて各待ち行列に処理
要求がリンクされているか否がを判断する。
次に本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の実施例のブロック図であり、主記憶装
置ｌと、同様の構成を有する複数の処理装置２−１〜２
−ｍとを含んでいる。主記憶装置１には複数の待ち行列
１１−１〜１１−ｎと、待ち行列１１−１〜１１−ｎ対
応のフラグ１２−１〜１２−ｎとが設けられ、処理装置
２−１には処理要求受付手段２１と、フラグ読出手段２
２と、フラグメモリ２３と、サーチ手段２４と、処理手
段２５とが設けられている。尚、フラグ１２−１〜１２
−ｎは連続したアドレスに格納され、−括して読出すこ
とができるようになっている。
置ｌと、同様の構成を有する複数の処理装置２−１〜２
−ｍとを含んでいる。主記憶装置１には複数の待ち行列
１１−１〜１１−ｎと、待ち行列１１−１〜１１−ｎ対
応のフラグ１２−１〜１２−ｎとが設けられ、処理装置
２−１には処理要求受付手段２１と、フラグ読出手段２
２と、フラグメモリ２３と、サーチ手段２４と、処理手
段２５とが設けられている。尚、フラグ１２−１〜１２
−ｎは連続したアドレスに格納され、−括して読出すこ
とができるようになっている。
第２図は待ち行列１１−１の構成例を示した図であり、
先頭の処理要求１１３−１の番号を表示するヘッドポイ
ンタ１１１と、最後尾の処理要求１１３−ｉの番号を表
示するテイルボインタ１１２と、各処理要求１１３−１
〜１１３−ｉ毎に次にリンクされている処理要求の番号
を表示するリンクポインタ１１４−１〜１１４−ｉとか
ら構成されている。尚、他の待ち行列１１−２〜１１−
ｎも待ち行列１１−１と同様の構成を有している。
先頭の処理要求１１３−１の番号を表示するヘッドポイ
ンタ１１１と、最後尾の処理要求１１３−ｉの番号を表
示するテイルボインタ１１２と、各処理要求１１３−１
〜１１３−ｉ毎に次にリンクされている処理要求の番号
を表示するリンクポインタ１１４−１〜１１４−ｉとか
ら構成されている。尚、他の待ち行列１１−２〜１１−
ｎも待ち行列１１−１と同様の構成を有している。
第３図は待ち行列１１−１〜１１−ｎにリンクされた処
理要求を処理する際の処理装置２−１の処理例を示すフ
ローチャートであり、以下各図を参照して本実施例の動
作を説明する。
理要求を処理する際の処理装置２−１の処理例を示すフ
ローチャートであり、以下各図を参照して本実施例の動
作を説明する。
処理装置２−１内の処理要求受付手段２１は処理要求が
加えられると、加えられた処理要求を待ち行列１１−１
〜１１−ｎの内の一つにリンクすると共に処理要求をリ
ンクした待ち行列対応のフラグをセット状態にする。従
って、今、例えば、待ち行列１１−３に処理要求をリン
クしたとすると、処理要求受付手段２１はフラグ１２−
３をセット状態にすることになる。尚、処理要求を待ち
行列１１−１〜１１−ｎの内の何れにリンクするかは処
理要求のレベル等に基づいて決定するものである。
加えられると、加えられた処理要求を待ち行列１１−１
〜１１−ｎの内の一つにリンクすると共に処理要求をリ
ンクした待ち行列対応のフラグをセット状態にする。従
って、今、例えば、待ち行列１１−３に処理要求をリン
クしたとすると、処理要求受付手段２１はフラグ１２−
３をセット状態にすることになる。尚、処理要求を待ち
行列１１−１〜１１−ｎの内の何れにリンクするかは処
理要求のレベル等に基づいて決定するものである。
また、処理装置２−１に於いては、待ち行列１１−１〜
１１−ｎにリンクされた処理要求を処理する際、第３図
のフローチャートに示す処理が行なわれる。卯ち、フラ
グ読出手段２２により主記憶装置１上の連続したアドレ
スに格納されているフラグ１２−１〜１２−ｎをフラグ
メモリ２３に一括して読出す処理が行なわれ（ステップ
Ｓｌ）、フラグメモリ２３にフラグ１２−１〜１２−ｎ
が読出されるとサーチ手段２４によりフラグメモリ２３
をサーチし、セット状態にあるフラグを捜し出すという
処理が行なわれる（ステップＳ２）。
１１−ｎにリンクされた処理要求を処理する際、第３図
のフローチャートに示す処理が行なわれる。卯ち、フラ
グ読出手段２２により主記憶装置１上の連続したアドレ
スに格納されているフラグ１２−１〜１２−ｎをフラグ
メモリ２３に一括して読出す処理が行なわれ（ステップ
Ｓｌ）、フラグメモリ２３にフラグ１２−１〜１２−ｎ
が読出されるとサーチ手段２４によりフラグメモリ２３
をサーチし、セット状態にあるフラグを捜し出すという
処理が行なわれる（ステップＳ２）。
尚、フラグ読出手段２２はフラグ１２−１〜１２−ｎの
一部のみを一括して読出すものであっても良い。
一部のみを一括して読出すものであっても良い。
そして、セット状態にあるフラグを捜し出せなかった場
合（ステップＳ３の判断結果がＮＯの場合）は、一定時
間の待ち合わせ処理を行なった後（ステップＳ４）、ス
テップＳ１の処理に戻る。
合（ステップＳ３の判断結果がＮＯの場合）は、一定時
間の待ち合わせ処理を行なった後（ステップＳ４）、ス
テップＳ１の処理に戻る。
また、セット状態にあるフラグを捜し出した場合（ステ
ップＳ３の判断結果がＹＥＳの場合）は、サーチ手段２
４はステップＳ２で捜し出したフラグ対応の待ち行列の
番号を処理手段２５に通知し、処理手段２５に処理の開
始を指示する（ステップＳ５）。処理手段２５は待ち行
列の番号を通知され、処理の開始が指示されると、番号
を通知された待ち行列の各ゼインタの内容及び上記待ち
行列対応のフラグを主記憶装置１から読出しくステップ
Ｓ６）、ステップＳ６で読出したフラグがセットされて
いるか否かを判断する （ステップＳ７）。
ップＳ３の判断結果がＹＥＳの場合）は、サーチ手段２
４はステップＳ２で捜し出したフラグ対応の待ち行列の
番号を処理手段２５に通知し、処理手段２５に処理の開
始を指示する（ステップＳ５）。処理手段２５は待ち行
列の番号を通知され、処理の開始が指示されると、番号
を通知された待ち行列の各ゼインタの内容及び上記待ち
行列対応のフラグを主記憶装置１から読出しくステップ
Ｓ６）、ステップＳ６で読出したフラグがセットされて
いるか否かを判断する （ステップＳ７）。
ステップＳ６で読出したフラグがセントされていると判
断した場合（ステップＳ７の判断結果がＹＥＳの場合）
は、処理手段２５は待ち行列からヘッドポインタで示さ
れる処理要求を読出した後、該処理要求中のリンクポイ
ンタの内容をヘッドポインタに書込み（ステップＳ８）
、次いで、ステップＳ８で読出した処理要求が待ち行列
中の最後の処理要求であるか否かを判断する（ステップ
Ｓ９）。ステップＳ９で最後の処理要求であると判断し
た場合（判断結果がＹＥＳの場合）は、処理手段２５は
上記処理要求がリンクされている待ち行列対応の主記憶
装置１中のフラグ及びフラグメモリ２３中のフラグをリ
セット状態にした後（ステップ５ＩＯ）、上記処理要求
を処理しくステップ５１１）、最後の処理要求ではない
と判断した場合（判断結果がＮｏの場合）は直ちに上記
処理要求を処理する （ステップ５１１）。そして、ス
テップＳ１１の処理が終了すると、サーチ手段２４によ
りステップＳ２の処理が再び行なわれる。
断した場合（ステップＳ７の判断結果がＹＥＳの場合）
は、処理手段２５は待ち行列からヘッドポインタで示さ
れる処理要求を読出した後、該処理要求中のリンクポイ
ンタの内容をヘッドポインタに書込み（ステップＳ８）
、次いで、ステップＳ８で読出した処理要求が待ち行列
中の最後の処理要求であるか否かを判断する（ステップ
Ｓ９）。ステップＳ９で最後の処理要求であると判断し
た場合（判断結果がＹＥＳの場合）は、処理手段２５は
上記処理要求がリンクされている待ち行列対応の主記憶
装置１中のフラグ及びフラグメモリ２３中のフラグをリ
セット状態にした後（ステップ５ＩＯ）、上記処理要求
を処理しくステップ５１１）、最後の処理要求ではない
と判断した場合（判断結果がＮｏの場合）は直ちに上記
処理要求を処理する （ステップ５１１）。そして、ス
テップＳ１１の処理が終了すると、サーチ手段２４によ
りステップＳ２の処理が再び行なわれる。
また、ステップＳ６で読出したフラグがセットされてい
ないと判断した場合（ステップＳ７の判断結果がＮＯの
場合）は、処理手段２５はフラグメモリ２３中の対応す
るフラグをリセットする処理を行なう （ステップ５１
２）、そして、ステップＳ１２の処理が終了すると、サ
ーチ手段２４によりステップＳ２の処理が再び行なわれ
る。ここで、ステップＳ７に於いて主記憶装置１内のフ
ラグがセットされているか否かを調べるのは、フラグメ
モリ２３に於いてフラグがセントされている場合であっ
ても、処理装置２−１以外の処理装置によって処理要求
が処理され、主記憶装置１内の対応するフラグがリセッ
トされている場合があるからである。
ないと判断した場合（ステップＳ７の判断結果がＮＯの
場合）は、処理手段２５はフラグメモリ２３中の対応す
るフラグをリセットする処理を行なう （ステップ５１
２）、そして、ステップＳ１２の処理が終了すると、サ
ーチ手段２４によりステップＳ２の処理が再び行なわれ
る。ここで、ステップＳ７に於いて主記憶装置１内のフ
ラグがセットされているか否かを調べるのは、フラグメ
モリ２３に於いてフラグがセントされている場合であっ
ても、処理装置２−１以外の処理装置によって処理要求
が処理され、主記憶装置１内の対応するフラグがリセッ
トされている場合があるからである。
以上説明したように、本発明のデータ処理装置は、デー
タ処理装置が有している複数の待ち行列対応に各待ち行
列に処理要求がリンクされているか否かを示すフラグを
設けるようにしたものであるので、待ち行列のヘッドポ
インタ、ティルボインクの内容によって待ち行列に処理
要求がリンクされているか否かを判定していた従来例に
比較して判定時に参照するデータ量を少ないものとする
ことができる。また、本発明は待ち行列対応に設けられ
ているフラグの内容をフラグ読出手段により一括して読
出し、データ処理装置内の判断手段によりフラグ読出手
段が読出したフラグの内容に基づいて待ち行列に処理要
求がリンクされているか否かを判断するようにしたもの
であるので、例えば、待ち行列、フラグが主記憶装置に
設けられている場合、従来例に比較して主記憶装置への
アクセス回数を減少させることができ、また、更に、待
ち行列、フラグが設けられている主記憶装置をアクセス
する処理装置が複数ある場合は主記憶装置をアクセスす
るための処理装置間の競合を減少させることができる。
タ処理装置が有している複数の待ち行列対応に各待ち行
列に処理要求がリンクされているか否かを示すフラグを
設けるようにしたものであるので、待ち行列のヘッドポ
インタ、ティルボインクの内容によって待ち行列に処理
要求がリンクされているか否かを判定していた従来例に
比較して判定時に参照するデータ量を少ないものとする
ことができる。また、本発明は待ち行列対応に設けられ
ているフラグの内容をフラグ読出手段により一括して読
出し、データ処理装置内の判断手段によりフラグ読出手
段が読出したフラグの内容に基づいて待ち行列に処理要
求がリンクされているか否かを判断するようにしたもの
であるので、例えば、待ち行列、フラグが主記憶装置に
設けられている場合、従来例に比較して主記憶装置への
アクセス回数を減少させることができ、また、更に、待
ち行列、フラグが設けられている主記憶装置をアクセス
する処理装置が複数ある場合は主記憶装置をアクセスす
るための処理装置間の競合を減少させることができる。
従って、本発明によれば、待ち行列に処理要求がリンク
されているか否かを高速に判断することができる効果が
ある。
されているか否かを高速に判断することができる効果が
ある。
第１図は本発明の実施例のブロック図、第２図は待ち行
列１１−１の構成例を示す図及び、 第３図は処理装置２−１の処理例を示すフローチャート
である。 図に於いて、１・・・主記憶装置、２−１〜２−ｍ・・
・処理装置、１１−１〜１１−ｎ・・・待ち行列、１２
−１〜１２−ｎ・・・フラグ、２１・・・処理要求受付
手段、２２・・・フラグ読出手段、２３・・・フラグメ
モリ、２４・・・サーチ手段、２５・・・処理手段。
列１１−１の構成例を示す図及び、 第３図は処理装置２−１の処理例を示すフローチャート
である。 図に於いて、１・・・主記憶装置、２−１〜２−ｍ・・
・処理装置、１１−１〜１１−ｎ・・・待ち行列、１２
−１〜１２−ｎ・・・フラグ、２１・・・処理要求受付
手段、２２・・・フラグ読出手段、２３・・・フラグメ
モリ、２４・・・サーチ手段、２５・・・処理手段。
Claims (1)
- 【特許請求の範囲】 複数の待ち行列を有し、該各待ち行列にリンクされた処
理要求を順次取出して処理を行なうデータ処理装置に於
いて、 前記各待ち行列に対応して設けられ、対応する待ち行列
に処理要求がリンクされているか否かを表示するフラグ
と、 該フラグの内容を一括して読出すフラグ読出手段と、 該フラグ読出手段が読出したフラグの内容に基づいて前
記各待ち行列に処理要求がリンクされているか否かを判
断する判断手段とを含むことを特徴とするデータ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15329488A JPH01319828A (ja) | 1988-06-21 | 1988-06-21 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15329488A JPH01319828A (ja) | 1988-06-21 | 1988-06-21 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319828A true JPH01319828A (ja) | 1989-12-26 |
Family
ID=15559329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15329488A Pending JPH01319828A (ja) | 1988-06-21 | 1988-06-21 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319828A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091452A (ja) * | 1983-10-26 | 1985-05-22 | Oki Electric Ind Co Ltd | デ−タ処理装置のタスクスケジユ−リング方式 |
| JPS62105241A (ja) * | 1985-09-17 | 1987-05-15 | コ−デツクス・コ−ポレ−シヨン | デ−タプロセツサ用シ−ケンス制御装置 |
-
1988
- 1988-06-21 JP JP15329488A patent/JPH01319828A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6091452A (ja) * | 1983-10-26 | 1985-05-22 | Oki Electric Ind Co Ltd | デ−タ処理装置のタスクスケジユ−リング方式 |
| JPS62105241A (ja) * | 1985-09-17 | 1987-05-15 | コ−デツクス・コ−ポレ−シヨン | デ−タプロセツサ用シ−ケンス制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3273202B2 (ja) | 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ | |
| JP3271125B2 (ja) | データを転送する方法と装置及びデータ転送をインタリーブする装置 | |
| JPH0550018B2 (ja) | ||
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH01319828A (ja) | データ処理装置 | |
| JPH0696007A (ja) | Ｄｍａ転送方式 | |
| JPH07319829A (ja) | データ転送方法 | |
| JPH05334233A (ja) | データ転送装置 | |
| JP3013993B2 (ja) | ベクトル処理方式 | |
| JPH0991172A (ja) | メモリ制御状態監視装置 | |
| JPS6242238A (ja) | 待ち行列記憶装置 | |
| JP2527066B2 (ja) | 受信待ち行列処理装置 | |
| JPS63276122A (ja) | デ−タブロック配列化方法 | |
| JPH0235541A (ja) | 主記憶装置の制御方式 | |
| JPS60105036A (ja) | 表示デ−タの転送方式 | |
| JPS60169934A (ja) | 分散形表示方法 | |
| JPH04279939A (ja) | 複数デバイスからの入力方式 | |
| JPS58169236A (ja) | 文字フオントの管理システム | |
| JPH04280331A (ja) | 読み出し専用リストアクセス方式 | |
| JPH02257282A (ja) | 作表処理装置 | |
| JPS61190640A (ja) | 画像メモリのアクセス方式 | |
| JPH10133640A (ja) | 表示アクセス低減回路付文字コード格納型表示システム | |
| JPH04291437A (ja) | 情報処理システム | |
| JPS6145344A (ja) | スワツピング制御方式 | |
| JPH05274197A (ja) | データファイルシステム |