JPS61190640A - 画像メモリのアクセス方式 - Google Patents
画像メモリのアクセス方式Info
- Publication number
- JPS61190640A JPS61190640A JP60031889A JP3188985A JPS61190640A JP S61190640 A JPS61190640 A JP S61190640A JP 60031889 A JP60031889 A JP 60031889A JP 3188985 A JP3188985 A JP 3188985A JP S61190640 A JPS61190640 A JP S61190640A
- Authority
- JP
- Japan
- Prior art keywords
- access
- data
- buffer
- image memory
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Input (AREA)
- Memory System (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、画像メモリのアクセス方式に関し、特に画像
メモリを中央処理装置とディスプレイ制御装置にて共用
してアクセスする際の画像メモリのアクセス方式に関す
るものである。
メモリを中央処理装置とディスプレイ制御装置にて共用
してアクセスする際の画像メモリのアクセス方式に関す
るものである。
中央処理装置を利用して画像処理を行うことが多方面に
て行われている。この画像処理は中央処理装置システム
にある画像データを直並列変換回路に所要単位ずつ格納
し、この格納された画像データをビデオ信号として、出
力装置、例えばＣＲＴディスプレイ装置に画像表示する
ものである。また画像メモリは書き替える際、一般に中
央処理装置によって行われるので、画像制御装置と共用
してアクセスされることとなる。
て行われている。この画像処理は中央処理装置システム
にある画像データを直並列変換回路に所要単位ずつ格納
し、この格納された画像データをビデオ信号として、出
力装置、例えばＣＲＴディスプレイ装置に画像表示する
ものである。また画像メモリは書き替える際、一般に中
央処理装置によって行われるので、画像制御装置と共用
してアクセスされることとなる。
従って、中央処理装置の効率を妨げることのなく、画像
処理を高速にて行える画像メモリのアクセス方式が要望
されている。
処理を高速にて行える画像メモリのアクセス方式が要望
されている。
従来、画像メモリを中央処理装置と画像制御装置とで共
用して、バス競合を解決する手段として、２方法が採用
されている。
用して、バス競合を解決する手段として、２方法が採用
されている。
即ち、画像制御装置が、画像メモリをアクセスしていな
い時に、中央処理装置が画像メモリをアクセスする方法
と、基本クロックの異なる周期間にて、両者がそれぞれ
画像メモリ、即ちバスを獲得する方法とである。
い時に、中央処理装置が画像メモリをアクセスする方法
と、基本クロックの異なる周期間にて、両者がそれぞれ
画像メモリ、即ちバスを獲得する方法とである。
中央処理装置２画像制御装置は、アクセスの優先順位が
なく、無駄なタイミングにてアクセスをすると云う不都
合を生じる。
なく、無駄なタイミングにてアクセスをすると云う不都
合を生じる。
上記従来の方法は、中央処理装置９画像制御装置にアク
セスの優先順位がなく、無駄なタイミングにてアクセス
をすると云う不都合を生じる。
セスの優先順位がなく、無駄なタイミングにてアクセス
をすると云う不都合を生じる。
本発明は画像メモリのアクセスが優先順位に従って行わ
れ、画像処理が効率よく高速に行える画像メモリのアク
セス方式を提案するものである。
れ、画像処理が効率よく高速に行える画像メモリのアク
セス方式を提案するものである。
本発明は、画像メモリのアクセスが優先順位に従って行
える画像メモリのアクセス方式を提案するもので、その
手段は、中央処理装置と画像制御装置とで画像メモリを
共用するシステムにおいて、画像メモリに出力装置用の
バッファを付設すると共に、バッファのデータ量に複数
段の基準値を備え、基準値によって優先順位を決める画
像メモリのアクセス方式によってなされる。
える画像メモリのアクセス方式を提案するもので、その
手段は、中央処理装置と画像制御装置とで画像メモリを
共用するシステムにおいて、画像メモリに出力装置用の
バッファを付設すると共に、バッファのデータ量に複数
段の基準値を備え、基準値によって優先順位を決める画
像メモリのアクセス方式によってなされる。
上記画像メモリのアクセス方式は、バッファのデータ量
の基準値によってアクセスする装置の優先度を決定する
ので、アクセスに無駄がなく、中央処理装置の画像処理
が高速に行われ、効率のよいものとなる。
の基準値によってアクセスする装置の優先度を決定する
ので、アクセスに無駄がなく、中央処理装置の画像処理
が高速に行われ、効率のよいものとなる。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明の一実施例の要部ブロック図である。画
像メモリ装置ｌは、画像メモリ １−１とアクセス制御
装置１−２とバッファ１−３とで構成されている。画像
メモリ１−１は、中央処理装置２とＣＲＴ制御装置３に
よって共用される。アクセス制御装置１−２は、中央処
理装置２とＣＲＴ制御装置３に対して、画像メモリ１−
１のアクセス許可信号を出力する。このアクセス許可信
号によって、中央処理装置２はアドレスを出力して、画
像メモリ１−１の該当するアドレスのデータの処理（書
込み／読取り）を行う。
像メモリ装置ｌは、画像メモリ １−１とアクセス制御
装置１−２とバッファ１−３とで構成されている。画像
メモリ１−１は、中央処理装置２とＣＲＴ制御装置３に
よって共用される。アクセス制御装置１−２は、中央処
理装置２とＣＲＴ制御装置３に対して、画像メモリ１−
１のアクセス許可信号を出力する。このアクセス許可信
号によって、中央処理装置２はアドレスを出力して、画
像メモリ１−１の該当するアドレスのデータの処理（書
込み／読取り）を行う。
一方ＣＲＴ制御装置３は、許可信号によって、同様にア
ドレスを出力し、画像メモリ１−１の該当するアドレス
のデータをＣＲＴ制御装置３は一般に読み取らないため
バッファ１−３に格納する。バッファ１−３のデータは
、ビディオ信号化されて、ＣＲＴディスプレイ装置にて
画像として表示される。
ドレスを出力し、画像メモリ１−１の該当するアドレス
のデータをＣＲＴ制御装置３は一般に読み取らないため
バッファ１−３に格納する。バッファ１−３のデータは
、ビディオ信号化されて、ＣＲＴディスプレイ装置にて
画像として表示される。
アクセス制御装置１−２は、常時バッファ１−３中のデ
ータ量を監視している。このデータ量が所要値ｎバイト
以下になると、アクセス制御装置１−２は、ＣＲＴＩＩ
御装置３に対してアクセス許可信号を送出する。従って
、バッファ１−３は、データがｎバイト以下になると、
画像メモリ１−１からデータの転送をうけることとなる
。
ータ量を監視している。このデータ量が所要値ｎバイト
以下になると、アクセス制御装置１−２は、ＣＲＴＩＩ
御装置３に対してアクセス許可信号を送出する。従って
、バッファ１−３は、データがｎバイト以下になると、
画像メモリ１−１からデータの転送をうけることとなる
。
若し、バッファ１−３のデータ量がｎバイトより多い場
合には、アクセス制御装置１−２は、中央処理装置２に
対してアクセス許可信号を送出し、中央処理装置のアク
セスのみを行う。
合には、アクセス制御装置１−２は、中央処理装置２に
対してアクセス許可信号を送出し、中央処理装置のアク
セスのみを行う。
勿論上記したｎバイトは任意に設定可能であることは云
うまでもない。
うまでもない。
画像表示に必要なデータ量によって、画像メモリをアク
セスする装置の優先順位を決定することとなる。
セスする装置の優先順位を決定することとなる。
以上説明したように本発明によれば、出力用のバッファ
のデータ量によってアクセスの優先順位が決定され、ア
クセスに無駄がなく効率が良い画像処理が行えると共に
、画像処理の速度を向上する上で利点の多いものとなる
。
のデータ量によってアクセスの優先順位が決定され、ア
クセスに無駄がなく効率が良い画像処理が行えると共に
、画像処理の速度を向上する上で利点の多いものとなる
。
第１図は本発明の一実施例の要部ブロック図である。
図において、■は画像メモリ装置、２は中央処理装置、
３はＣＲＴ制御装置、１−１は画像メモリ、１−２はア
クセス制御装置、１−３はバッファをそれぞれ示す。
３はＣＲＴ制御装置、１−１は画像メモリ、１−２はア
クセス制御装置、１−３はバッファをそれぞれ示す。
Claims (1)
- 画像メモリと前記画像メモリのアクセスを制御するアク
セス制御部とからなる画像メモリ装置を中央処理装置と
画像制御装置とで共用するシステムにおいて、前記画像
メモリに出力装置用のバッファを付設すると共に、該バ
ッファのデータ量に基準値を備え、前記バッファに格納
されたデータが前記基準値以上になりたる際に、アクセ
ス優先権を決定することを特徴とする画像メモリのアク
セス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031889A JPS61190640A (ja) | 1985-02-19 | 1985-02-19 | 画像メモリのアクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60031889A JPS61190640A (ja) | 1985-02-19 | 1985-02-19 | 画像メモリのアクセス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61190640A true JPS61190640A (ja) | 1986-08-25 |
Family
ID=12343596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60031889A Pending JPS61190640A (ja) | 1985-02-19 | 1985-02-19 | 画像メモリのアクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61190640A (ja) |
-
1985
- 1985-02-19 JP JP60031889A patent/JPS61190640A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5319388A (en) | VGA controlled having frame buffer memory arbitration and method therefor | |
| JPH03188546A (ja) | バスインターフェイス制御方式 | |
| US20010016883A1 (en) | Data transfer apparatus | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| JPS61190640A (ja) | 画像メモリのアクセス方式 | |
| JPH10326342A (ja) | メモリ制御回路 | |
| JPS58116585A (ja) | デイスプレイ表示制御方式 | |
| JP2581715B2 (ja) | ダイレクトメモリアクセスコントローラ | |
| JPS6213689B2 (ja) | ||
| JP3094346B2 (ja) | 画像メモリ装置 | |
| JP4553998B2 (ja) | バス制御装置 | |
| JPH06111568A (ja) | 画像メモリ装置 | |
| US20050140799A1 (en) | Memory access control unit and network camera apparatus | |
| JPH08278938A (ja) | Ｄｍａ装置 | |
| JP2624155B2 (ja) | 表示用メモリ書き込みデータ制御回路 | |
| JPH0243194B2 (ja) | ||
| JPH0237452A (ja) | 信号処理装置のデータ転送方式 | |
| JPH07114511A (ja) | メモリ間データ転送装置及びそのデータ転送方法 | |
| JPS63671A (ja) | 画像処理装置 | |
| JPH01140272A (ja) | 画像処理装置 | |
| JPS6294042A (ja) | 通信制御装置 | |
| JPH0261745A (ja) | Ｄｍａｃのリード転送制御装置 | |
| JPH02278362A (ja) | データ転送制御方式 | |
| JPH02214960A (ja) | 入出力システム | |
| JPS6252678A (ja) | 画面メモリのアクセス制御方式 |