JPH01319956A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH01319956A JPH01319956A JP63154410A JP15441088A JPH01319956A JP H01319956 A JPH01319956 A JP H01319956A JP 63154410 A JP63154410 A JP 63154410A JP 15441088 A JP15441088 A JP 15441088A JP H01319956 A JPH01319956 A JP H01319956A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- pad
- opening
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にボンディング用パ
ッドを有する半導体集積回路に関する。
ッドを有する半導体集積回路に関する。
従来の半導体集積回路の第１の例は、第３図に示すよう
に、半導体基板１の上に設けた絶縁膜２の上に設けた配
線３と、配線３を含む絶縁膜２の上に設けた層間絶縁膜
４と、配線３の上の層間絶縁膜４に設けたコンタクト用
の開孔部６と、開孔部６の配線３と接続して層間絶縁膜
４の上に設けたパッド電極７と、パッド電極７を含む表
面に設けた保護膜８と、パッド電極７の上の保護膜８に
設けた開孔部１０により構成してボンディング用パッド
１２を設ける。
に、半導体基板１の上に設けた絶縁膜２の上に設けた配
線３と、配線３を含む絶縁膜２の上に設けた層間絶縁膜
４と、配線３の上の層間絶縁膜４に設けたコンタクト用
の開孔部６と、開孔部６の配線３と接続して層間絶縁膜
４の上に設けたパッド電極７と、パッド電極７を含む表
面に設けた保護膜８と、パッド電極７の上の保護膜８に
設けた開孔部１０により構成してボンディング用パッド
１２を設ける。
また、従来の半導体集積回路の第２の例は、第４図に示
すように、半導体基板１の上に設けた絶縁膜２の上に設
けた一部にパッド形成領域を有する配線３と、配線３を
含む表面に設けた層間絶縁膜４と、前記パッド形成領域
の配線３の上の層間絶縁膜４に設けた開孔部１７と、開
孔部１７の配線３と接続し、且つ開孔部１７の周縁に延
在するパッド電極７と、パッド電極７を含む表面に設け
た保護膜８と、開孔部１７に整合してパッド電極７の上
の保護膜８に設けた開孔部１０により構成してボンディ
ング用パッド１２を設ける。
すように、半導体基板１の上に設けた絶縁膜２の上に設
けた一部にパッド形成領域を有する配線３と、配線３を
含む表面に設けた層間絶縁膜４と、前記パッド形成領域
の配線３の上の層間絶縁膜４に設けた開孔部１７と、開
孔部１７の配線３と接続し、且つ開孔部１７の周縁に延
在するパッド電極７と、パッド電極７を含む表面に設け
た保護膜８と、開孔部１７に整合してパッド電極７の上
の保護膜８に設けた開孔部１０により構成してボンディ
ング用パッド１２を設ける。
上述した従来の半導体集積回路は、ボンディング用のパ
ッドを利用して電気特性試験を行っており、パッド上に
測定用の探針を接触させて特性試験を行うと、探針の接
触によりパッド電極の表面が損傷を受け、ボンディング
線がパッド電極上に確実に接続できず、ボンディング線
がはがれる等の事故が生ずるという問題点がある。
ッドを利用して電気特性試験を行っており、パッド上に
測定用の探針を接触させて特性試験を行うと、探針の接
触によりパッド電極の表面が損傷を受け、ボンディング
線がパッド電極上に確実に接続できず、ボンディング線
がはがれる等の事故が生ずるという問題点がある。
また、特性試験はボンディング用パッドを形成後には測
定用探針を用いて実施できるが、配線形成の途中段階で
は実施できないという問題点がある。
定用探針を用いて実施できるが、配線形成の途中段階で
は実施できないという問題点がある。
本発明の目的は、測定用探針によるパッド電極の損傷に
起因するボンディング線の接続不良を防止して信頼性を
向上させる半導体集積回路を提供することにある。
起因するボンディング線の接続不良を防止して信頼性を
向上させる半導体集積回路を提供することにある。
本発明の半導体集積回路は、半導体基板上に設けた絶縁
膜の上に設けた配線と、前記配線の上に設けた層間絶縁
膜と、前記層間絶縁膜に設けたパッド形成用の第１の開
孔部及びコンタクト用の第２の開孔部と、前記第１及び
第２の開孔部の前記配線と電気的に接続して前記層間絶
縁膜上に設けたパッド電極と、前記パッド電極上に設け
た保護膜と、前記第１の開孔部に整合して前記保護膜に
設けた測定用の第３の開孔部と、前記層間絶縁膜上のパ
ッド電極の上の前記保護膜に設けたボンディング用の第
４の開孔部を有している。
膜の上に設けた配線と、前記配線の上に設けた層間絶縁
膜と、前記層間絶縁膜に設けたパッド形成用の第１の開
孔部及びコンタクト用の第２の開孔部と、前記第１及び
第２の開孔部の前記配線と電気的に接続して前記層間絶
縁膜上に設けたパッド電極と、前記パッド電極上に設け
た保護膜と、前記第１の開孔部に整合して前記保護膜に
設けた測定用の第３の開孔部と、前記層間絶縁膜上のパ
ッド電極の上の前記保護膜に設けたボンディング用の第
４の開孔部を有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）、（ｂ）は本発明の第１の実施例を説明す
るための半導体チップの平面図及びＡ−Ａ’線断面図で
ある。
るための半導体チップの平面図及びＡ−Ａ’線断面図で
ある。
第１図（ａ）、（ｂ）に示すように、半導体基板１の上
に絶縁膜２を設け、絶縁膜２の上に配線３を選択的に設
ける６次に配線３を含む絶縁膜２の上に層間絶縁膜４を
設け、配線３の上の層間絶縁膜４を選択的にエツチング
してパッド形成用の第１の開孔部５とコンタクト用の第
２の開孔部６を設ける。ここで、第１の開孔部の配線３
に測定用探針を接触させることにより、配線形成時の特
性試験が可能である。次に、開孔部５．６を含む層間絶
縁膜４の上にアルミニウム層等を堆積し、これを選択的
にエツチングし、開孔部５．６の配線３と接続して層間
絶縁膜４の上に延在するパッド電極７を形成する。次に
、パッド電極７を含む表面に保護膜８を堆積し、これを
選択的にエツチングして開孔部５に整合して設けた測定
用の第３の開孔部９及び層間絶縁膜４の上に延在するパ
ッド電極７の上に設けたボンディング用の第４開孔部１
０を設け、測定用パッド１１及びボンディング用パッド
１２を形成する。ここで、測定用パッド１１とボンディ
ング用パッド１２が区分されて形成されるため、測定用
探針の接触により測定用パッドの表面に損傷を生じても
ボンディング線の接続に影響を与えることがない。また
、開孔部５の配線３に生じた探針の傷によって配線３と
パッド電［！７との接続不良を生じてもコンタクト用開
孔部６により確実な接続が実現できる効果がある。
に絶縁膜２を設け、絶縁膜２の上に配線３を選択的に設
ける６次に配線３を含む絶縁膜２の上に層間絶縁膜４を
設け、配線３の上の層間絶縁膜４を選択的にエツチング
してパッド形成用の第１の開孔部５とコンタクト用の第
２の開孔部６を設ける。ここで、第１の開孔部の配線３
に測定用探針を接触させることにより、配線形成時の特
性試験が可能である。次に、開孔部５．６を含む層間絶
縁膜４の上にアルミニウム層等を堆積し、これを選択的
にエツチングし、開孔部５．６の配線３と接続して層間
絶縁膜４の上に延在するパッド電極７を形成する。次に
、パッド電極７を含む表面に保護膜８を堆積し、これを
選択的にエツチングして開孔部５に整合して設けた測定
用の第３の開孔部９及び層間絶縁膜４の上に延在するパ
ッド電極７の上に設けたボンディング用の第４開孔部１
０を設け、測定用パッド１１及びボンディング用パッド
１２を形成する。ここで、測定用パッド１１とボンディ
ング用パッド１２が区分されて形成されるため、測定用
探針の接触により測定用パッドの表面に損傷を生じても
ボンディング線の接続に影響を与えることがない。また
、開孔部５の配線３に生じた探針の傷によって配線３と
パッド電［！７との接続不良を生じてもコンタクト用開
孔部６により確実な接続が実現できる効果がある。
次に、第２図（ａ）、（ｂ）は本発明の第２の実施例を
説明するための半導体チップの平面図及びＢ−Ｂ’線断
面図である。
説明するための半導体チップの平面図及びＢ−Ｂ’線断
面図である。
第２図（ａ）、（ｂ）に示すように、第１図（ａ）、°
（ｂ）により説明した第１の実施例と同様にして開孔部
５．６を形成し、開孔部５の配線３に測定用探針を接触
させて特性試験を行った後、開孔部５．６の配線３と接
続して開孔部５．６の周縁に延在する配線１３を選択的
に設ける。
（ｂ）により説明した第１の実施例と同様にして開孔部
５．６を形成し、開孔部５の配線３に測定用探針を接触
させて特性試験を行った後、開孔部５．６の配線３と接
続して開孔部５．６の周縁に延在する配線１３を選択的
に設ける。
次に、配線１３を含む表面に層間絶縁膜１４を堆積し、
これを選択的にエツチングして開孔部５に整合して設け
た測定用の開孔部１５及びコンタクト用の開孔部１６を
設ける。ここで、開孔部１５の配線１３の表面に測定用
探針を接触させて配線１３と同時に形成した回路を含む
特性試験を行なうことができる０次に、第１の実施例と
同様にして開孔部１５．１６の配線１３と接続するパッ
ド電極７及び保護膜８を順次に形成し、保護膜８を選択
的にエツチングし、開孔部５及び１５に整合して設けた
測定用の開孔部９及び層間絶縁膜４の上に延在するパッ
ド電極７の上に設けたボンディング用の開孔部１０を設
け、測定用パッド１１及びボンディング用パッド１２を
形成する。
これを選択的にエツチングして開孔部５に整合して設け
た測定用の開孔部１５及びコンタクト用の開孔部１６を
設ける。ここで、開孔部１５の配線１３の表面に測定用
探針を接触させて配線１３と同時に形成した回路を含む
特性試験を行なうことができる０次に、第１の実施例と
同様にして開孔部１５．１６の配線１３と接続するパッ
ド電極７及び保護膜８を順次に形成し、保護膜８を選択
的にエツチングし、開孔部５及び１５に整合して設けた
測定用の開孔部９及び層間絶縁膜４の上に延在するパッ
ド電極７の上に設けたボンディング用の開孔部１０を設
け、測定用パッド１１及びボンディング用パッド１２を
形成する。
以上説明したように本発明は、測定用のパッドとボンデ
ィング用パッドとを同一のパッド電極上に区分して設け
ることにより、測定用探針によるパッド電極の損傷に起
因するボンディング線の接続不良を防止して信頼性を向
上させた半導体集積回路を実現できるという効果を有す
る。
ィング用パッドとを同一のパッド電極上に区分して設け
ることにより、測定用探針によるパッド電極の損傷に起
因するボンディング線の接続不良を防止して信頼性を向
上させた半導体集積回路を実現できるという効果を有す
る。
また、多層配線を有する半導体素子の各層の配線を形成
する毎に測定用探針による特性試験が可能となり、且つ
、これらの試験で探針を接触させるパッド以外にコンタ
クト用開孔部を設けて配線及びパッド電極を接続してい
ることにより、最下層配線からパッド電極までの接続が
確実に行なわれるという効果を有する。
する毎に測定用探針による特性試験が可能となり、且つ
、これらの試験で探針を接触させるパッド以外にコンタ
クト用開孔部を設けて配線及びパッド電極を接続してい
ることにより、最下層配線からパッド電極までの接続が
確実に行なわれるという効果を有する。
第１図（ａ）、（ｂ）は本発明の第１の実施例を説明す
るための半導体チップの平面図及びＡ−Ａ’線断面図、
第２図（ａ）、（ｂ）は本発明の第２の実施例を説明す
るための半導体チップの平面図及びＢ−Ｂ’線断面図、
第３図（ａ＞、（ｂ）は従来の半導体集積回路の第１の
例を説明するための半導体チップの平面図及びｃ−ｃ’
線断面図、第４図（ａ）、（ｂ）は従来の半導体集積回
路の第２の例を説明するための半導体チップの平面図及
びＤ−Ｄ’線断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・配線、
４・・・層間絶縁膜、５．６・・・開孔部、７・・・パ
ッド電極、８・・・保護膜、９．１０・・・開孔部、１
１・・・測定用パッド、１２・・・ボンディング用パッ
ド、１３・・・配線、１４・・・層間絶縁膜、１５．１
６．１７・・・開孔／／ 刀“１（甲バ・ｌド Ｘ ｊ 図 万２図 Ｍ ３ 図 声 を団
るための半導体チップの平面図及びＡ−Ａ’線断面図、
第２図（ａ）、（ｂ）は本発明の第２の実施例を説明す
るための半導体チップの平面図及びＢ−Ｂ’線断面図、
第３図（ａ＞、（ｂ）は従来の半導体集積回路の第１の
例を説明するための半導体チップの平面図及びｃ−ｃ’
線断面図、第４図（ａ）、（ｂ）は従来の半導体集積回
路の第２の例を説明するための半導体チップの平面図及
びＤ−Ｄ’線断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・配線、
４・・・層間絶縁膜、５．６・・・開孔部、７・・・パ
ッド電極、８・・・保護膜、９．１０・・・開孔部、１
１・・・測定用パッド、１２・・・ボンディング用パッ
ド、１３・・・配線、１４・・・層間絶縁膜、１５．１
６．１７・・・開孔／／ 刀“１（甲バ・ｌド Ｘ ｊ 図 万２図 Ｍ ３ 図 声 を団
Claims (1)
- 半導体基板上に設けた絶縁膜の上に設けた配線と、前
記配線の上に設けた層間絶縁膜と、前記層間絶縁膜に設
けたパッド形成用の第１の開孔部及びコンタクト用の第
２の開孔部と、前記第１及び第２の開孔部の前記配線と
電気的に接続して前記層間絶縁膜上に設けたパッド電極
と、前記パッド電極上に設けた保護膜と、前記第１の開
孔部に整合して前記保護膜に設けた測定用の第３の開孔
部と、前記層間絶縁膜上のパッド電極の上の前記保護膜
に設けたボンディング用の第４の開孔部を有することを
特徴とする半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154410A JPH01319956A (ja) | 1988-06-21 | 1988-06-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63154410A JPH01319956A (ja) | 1988-06-21 | 1988-06-21 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01319956A true JPH01319956A (ja) | 1989-12-26 |
Family
ID=15583542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63154410A Pending JPH01319956A (ja) | 1988-06-21 | 1988-06-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01319956A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550399A (en) * | 1994-11-03 | 1996-08-27 | Kabushiki Kaisha Toshiba | Integrated circuit with windowed fuse element and contact pad |
| US5900643A (en) * | 1997-05-19 | 1999-05-04 | Harris Corporation | Integrated circuit chip structure for improved packaging |
| EP0907207A3 (en) * | 1997-08-27 | 1999-05-06 | Nec Corporation | Semiconductor device having alternating long and short contact pads with a fine pitch |
-
1988
- 1988-06-21 JP JP63154410A patent/JPH01319956A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550399A (en) * | 1994-11-03 | 1996-08-27 | Kabushiki Kaisha Toshiba | Integrated circuit with windowed fuse element and contact pad |
| US5753539A (en) * | 1994-11-03 | 1998-05-19 | Kabushiki Kaisha Toshiba | Method of making an integrated circuit with windowed fuse element and contact pad |
| US5900643A (en) * | 1997-05-19 | 1999-05-04 | Harris Corporation | Integrated circuit chip structure for improved packaging |
| EP0907207A3 (en) * | 1997-08-27 | 1999-05-06 | Nec Corporation | Semiconductor device having alternating long and short contact pads with a fine pitch |
| US6008542A (en) * | 1997-08-27 | 1999-12-28 | Nec Corporation | Semiconductor device having long pads and short pads alternated for fine pitch without sacrifice of probing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840544B2 (ja) | 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPH04312938A (ja) | フィルムキャリアテ−プ | |
| JP2001284394A (ja) | 半導体素子 | |
| JPS62183134A (ja) | 半導体装置 | |
| JPH04254342A (ja) | 半導体集積回路装置 | |
| KR100676612B1 (ko) | 반도체 소자의 패드 | |
| JP2005064218A (ja) | 半導体装置 | |
| KR20000056451A (ko) | 관통하는 복수개의 슬릿들을 가지는 반도체소자용 본딩패드 | |
| JP4009468B2 (ja) | 液晶表示装置 | |
| JPH0496343A (ja) | 半導体装置 | |
| JPH09307024A (ja) | チップキャリア | |
| JPH04113641A (ja) | 半導体集積回路装置 | |
| JPS61294373A (ja) | 針式プロ−ビング装置 | |
| JPS63173342A (ja) | 半導体装置 | |
| JPS62111439A (ja) | 半導体装置 | |
| JPH05190622A (ja) | 半導体装置 | |
| JPH0269682A (ja) | 測定用接続基板 | |
| JPS631097A (ja) | 電子部品搭載基板 | |
| KR20030032465A (ko) | 플립 칩 패드 및 그 제조방법 | |
| JPH07106375A (ja) | 半導体装置のｔａｂテープ | |
| JPS60150687A (ja) | 半導体装置 | |
| JPH09307210A (ja) | チップオンボード型半導体装置 | |
| JPH0545398A (ja) | 回路基板の試験方法 |