JPH04254342A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04254342A JPH04254342A JP3015062A JP1506291A JPH04254342A JP H04254342 A JPH04254342 A JP H04254342A JP 3015062 A JP3015062 A JP 3015062A JP 1506291 A JP1506291 A JP 1506291A JP H04254342 A JPH04254342 A JP H04254342A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- metal film
- probe
- aluminum
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にボンディングパッドの構造に関する。
し、特にボンディングパッドの構造に関する。
【０００２】
【従来の技術】近年のメモリやマイクロコンピュータ，
ＡＳＩＣなどに使用されている半導体集積回路装置では
、高集積化が進み、回路もより複雑化しており、電気的
テストを実行する際には何種類ものテストパターンを動
作させなければ、集積回路のテストを完結する事ができ
なくなって来ている。
ＡＳＩＣなどに使用されている半導体集積回路装置では
、高集積化が進み、回路もより複雑化しており、電気的
テストを実行する際には何種類ものテストパターンを動
作させなければ、集積回路のテストを完結する事ができ
なくなって来ている。
【０００３】図５，図６に示すように従来のボンディン
グパッドは、第３図の様に、絶縁層１の主表面上にアル
ミニウム主体金属膜２を設けることにより構成されてい
た。
グパッドは、第３図の様に、絶縁層１の主表面上にアル
ミニウム主体金属膜２を設けることにより構成されてい
た。
【０００４】
【発明が解決しようとする課題】前述した従来の半導体
集積回路装置では、ボンディングパッドが絶縁層１の上
のアルミニウムを主体とした最上層金属膜２で構成され
ていたので、半導体ウェハ上の１チップの電気的テスト
を行う際に、複数種類のテストパターンによるテストを
実施する場合、ボンディングパッドに対し複数回プロー
ブカードの探針接触を行わなければならない。
集積回路装置では、ボンディングパッドが絶縁層１の上
のアルミニウムを主体とした最上層金属膜２で構成され
ていたので、半導体ウェハ上の１チップの電気的テスト
を行う際に、複数種類のテストパターンによるテストを
実施する場合、ボンディングパッドに対し複数回プロー
ブカードの探針接触を行わなければならない。
【０００５】しかし、同一ボンディングパッドに対し、
複数回の探針接触を行った場合、アルミニウムを主体と
する金属膜２が削られてしまい、電気的接続が保たれず
、開放状態もしくは高抵抗状態となり、半導体チップの
テストが実行できなくなってしまう。従って、１枚の半
導体ウェハからの良品率が悪くなってしまうという問題
点が有った。
複数回の探針接触を行った場合、アルミニウムを主体と
する金属膜２が削られてしまい、電気的接続が保たれず
、開放状態もしくは高抵抗状態となり、半導体チップの
テストが実行できなくなってしまう。従って、１枚の半
導体ウェハからの良品率が悪くなってしまうという問題
点が有った。
【０００６】図７では、従来の半導体集積回路装置にお
いて、ボンディングパッドにプローブカードの探針４が
複数回接触した状態を示している。アルミニウムを主体
とする金属膜２が削れ、下層の絶縁層１にプローブカー
ドの探針４が接触し、電気的接続が保たれず、開放状態
もしくは高抵抗状態となり、半導体チップのテストが実
行できなくなってしまうという問題点があった。
いて、ボンディングパッドにプローブカードの探針４が
複数回接触した状態を示している。アルミニウムを主体
とする金属膜２が削れ、下層の絶縁層１にプローブカー
ドの探針４が接触し、電気的接続が保たれず、開放状態
もしくは高抵抗状態となり、半導体チップのテストが実
行できなくなってしまうという問題点があった。
【０００７】本発明の目的は、前記問題点を解決し、ボ
ンディングパッドに複数回プローブカードが接触しても
、接触抵抗が低く保てるようにした半導体集積回路装置
を提供することにある。
ンディングパッドに複数回プローブカードが接触しても
、接触抵抗が低く保てるようにした半導体集積回路装置
を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
装置の構成は、内部回路と外部との信号を入出力するバ
ッファとボンディングパッドとを備え、前記パッドはア
ルミニウムを主体とする金属膜で覆った高融点金属膜で
形成されていることを特徴とする。
装置の構成は、内部回路と外部との信号を入出力するバ
ッファとボンディングパッドとを備え、前記パッドはア
ルミニウムを主体とする金属膜で覆った高融点金属膜で
形成されていることを特徴とする。
【０００９】
【実施例】図１は本発明の第１の実施例の半導体集積回
路装置のボンディングパッドを示す平面図、図２は図１
のＡ−Ａ′線に沿って切断した断面図である。
路装置のボンディングパッドを示す平面図、図２は図１
のＡ−Ａ′線に沿って切断した断面図である。
【００１０】図１，図２において、本発明の第１の実施
例の半導体集積回路装置のボンディングパッドは、絶縁
層１の主表面上に高融点金属膜であるチタン層３を形成
し、チタン層３の表面とアルミニウム主体金属膜２で覆
う構成をしている。
例の半導体集積回路装置のボンディングパッドは、絶縁
層１の主表面上に高融点金属膜であるチタン層３を形成
し、チタン層３の表面とアルミニウム主体金属膜２で覆
う構成をしている。
【００１１】次に図３，図４において、本発明の第２の
実施例の半導体集積回路装置は、絶縁層１の主表面上に
高融点金属であるチタン層３を格子状に部分形成し、格
子状のチタン層３をアルミニウム主体金属膜２で覆う構
成をしている。
実施例の半導体集積回路装置は、絶縁層１の主表面上に
高融点金属であるチタン層３を格子状に部分形成し、格
子状のチタン層３をアルミニウム主体金属膜２で覆う構
成をしている。
【００１２】次に図８において、本発明の第１の実施例
の半導体集積回路装置装置（図１，図２）において、ボ
ンディングパッドにプローブカードの探針４を数回接触
させた状態が示されている。プローブカードの探針４を
数回接触させ、アルミニウムを主体とする金属膜２が削
られても、高融点金属であるチタン層３が有るので、電
気的接続が保たれる。
の半導体集積回路装置装置（図１，図２）において、ボ
ンディングパッドにプローブカードの探針４を数回接触
させた状態が示されている。プローブカードの探針４を
数回接触させ、アルミニウムを主体とする金属膜２が削
られても、高融点金属であるチタン層３が有るので、電
気的接続が保たれる。
【００１３】従って、半導体ウェハ上の１チップに対す
る複数種類のテストパターンによる電気的テストを実施
する場合、複数回のボンディングパッドに対するプロー
ブカードの探針４接触が行なえ、開放状態もしくは高抵
抗状態とならないので、１枚の半導体ウェハからの良品
率の低下を防止することできる。
る複数種類のテストパターンによる電気的テストを実施
する場合、複数回のボンディングパッドに対するプロー
ブカードの探針４接触が行なえ、開放状態もしくは高抵
抗状態とならないので、１枚の半導体ウェハからの良品
率の低下を防止することできる。
【００１４】次に図９において、第２の実施例の半導体
集積回路装置（図３，図４）において、ボンディングパ
ッドにプローブカードの探針４を数回接触させた状態が
示されている。プローブカードの探針４を数回接触させ
、アルミニウムを主体とする金属膜２が削れ、格子状に
なった高融点金属膜であるチタン層３の格子に、プロー
ブカードの探針４が接触し、探針４の横すべりを防止し
、アルミニウムを主体とする金属膜２が、ある一定以上
削れなくなり、電気的接続が保たれる。
集積回路装置（図３，図４）において、ボンディングパ
ッドにプローブカードの探針４を数回接触させた状態が
示されている。プローブカードの探針４を数回接触させ
、アルミニウムを主体とする金属膜２が削れ、格子状に
なった高融点金属膜であるチタン層３の格子に、プロー
ブカードの探針４が接触し、探針４の横すべりを防止し
、アルミニウムを主体とする金属膜２が、ある一定以上
削れなくなり、電気的接続が保たれる。
【００１５】よって、開放状態もしくは高抵抗状態とな
らないので、１枚の半導体ウェハからの良品率の低下を
防止することができる。
らないので、１枚の半導体ウェハからの良品率の低下を
防止することができる。
【００１６】図１０は、図１又は図３のボンディングパ
ッドを使用した半導体チップの平面図である。図１０に
おいて、内部回路６の回りに入出力バッファ群５を有し
、この入出力バッファ群５と高融点金属膜、アルミニウ
ム主体金属膜２を接続し、外部と内部回路の信号を入出
力している。
ッドを使用した半導体チップの平面図である。図１０に
おいて、内部回路６の回りに入出力バッファ群５を有し
、この入出力バッファ群５と高融点金属膜、アルミニウ
ム主体金属膜２を接続し、外部と内部回路の信号を入出
力している。
【００１７】
【発明の効果】以上説明したように、本発明は、ボンデ
ィングパッドを高融点金属膜にアルミニウムを主体とす
る金属膜で覆った構成としたので、半導体ウェハ上の１
チップに対する複数種類のテストパターンによる電気的
テストを実施する場合、複数回のボンディングパッドに
対するプローブカードの探針接触が行なえ、開放状態も
しくは高抵抗状態とならずに良好な電気的接続が保たれ
るので、１枚の半導体ウェハからの良品率の低下を防止
することができるという効果がある。
ィングパッドを高融点金属膜にアルミニウムを主体とす
る金属膜で覆った構成としたので、半導体ウェハ上の１
チップに対する複数種類のテストパターンによる電気的
テストを実施する場合、複数回のボンディングパッドに
対するプローブカードの探針接触が行なえ、開放状態も
しくは高抵抗状態とならずに良好な電気的接続が保たれ
るので、１枚の半導体ウェハからの良品率の低下を防止
することができるという効果がある。
【図１】本発明の第１の実施例のボンディングパッド部
分を示す平面図である。
分を示す平面図である。
【図２】図１のＡ−Ａ′線に沿って切断した断面図であ
る。
る。
【図３】本発明の第２の実施例のボンディングパッド部
分を示す平面図である。
分を示す平面図である。
【図４】図３のＡ−Ａ′線に沿って切断した断面図であ
る。
る。
【図５】従来のボンディングパッドを示す平面図である
。
。
【図６】図５のＡ−Ａ′線に沿って切断して示した断面
図である。
図である。
【図７】図５のパッドに探針をあてた状態を示す断面図
である。
である。
【図８】図１のパッドに探針をあてた状態を示す断面図
である。
である。
【図９】図３のパッドに探針をあてた状態を示す断面図
である。
である。
【図１０】図１又は図３のパッドを使用した半導体チッ
プを示す平面図である。
プを示す平面図である。
１ 絶縁層
２ アルミニウム主体金属膜
３ 高融点金属膜の一つであるチタン層４
プローブカードの探針 ５ 入出力バッファ群 ６ 内部回路
プローブカードの探針 ５ 入出力バッファ群 ６ 内部回路
Claims (1)
- 【請求項１】 内部回路と外部との信号を入出力する
バッファとボンディングパッドとを備えた半導体集積回
路装置において、前記ボンディングパッドは、高融点金
属膜をアルミニウムを主体とする金属膜で覆ってなるこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015062A JPH04254342A (ja) | 1991-02-06 | 1991-02-06 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3015062A JPH04254342A (ja) | 1991-02-06 | 1991-02-06 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04254342A true JPH04254342A (ja) | 1992-09-09 |
Family
ID=11878355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3015062A Pending JPH04254342A (ja) | 1991-02-06 | 1991-02-06 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04254342A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653729B2 (en) | 2000-09-29 | 2003-11-25 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
| JP2007507080A (ja) * | 2003-08-22 | 2007-03-22 | アーベーベー・シュバイツ・アーゲー | 電力半導体モジュールの中の接触構造のための圧力接触バネ |
| JP2011108686A (ja) * | 2009-11-12 | 2011-06-02 | Ricoh Co Ltd | 半導体装置 |
-
1991
- 1991-02-06 JP JP3015062A patent/JPH04254342A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6653729B2 (en) | 2000-09-29 | 2003-11-25 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
| US6815325B2 (en) | 2000-09-29 | 2004-11-09 | Nec Electronics Corporation | Semiconductor device and test method for manufacturing same |
| JP2007507080A (ja) * | 2003-08-22 | 2007-03-22 | アーベーベー・シュバイツ・アーゲー | 電力半導体モジュールの中の接触構造のための圧力接触バネ |
| JP2011108686A (ja) * | 2009-11-12 | 2011-06-02 | Ricoh Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2840544B2 (ja) | 検査プローブ、集積回路の動作可能性を検査するため該集積回路を有する半導体基板の導電性検査パッドと係合する方法及び装置、及び該装置を形成する方法 | |
| JP2825085B2 (ja) | 半導体装置の実装構造、実装用基板および実装状態の検査方法 | |
| TWI330877B (en) | Semiconductor device | |
| JPS6276640A (ja) | 半導体集積回路装置 | |
| JP3898350B2 (ja) | 半導体装置 | |
| JPH04254342A (ja) | 半導体集積回路装置 | |
| JPH11243120A (ja) | 半導体装置およびその製造方法 | |
| JPH01319956A (ja) | 半導体集積回路 | |
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JP2005064218A (ja) | 半導体装置 | |
| JPH0496343A (ja) | 半導体装置 | |
| JPS62183134A (ja) | 半導体装置 | |
| KR100676612B1 (ko) | 반도체 소자의 패드 | |
| JPH098091A (ja) | エレクトロマイグレーション評価用ｔｅｇ | |
| JPH10173015A (ja) | 半導体装置およびその製造方法 | |
| JP3784334B2 (ja) | 半導体素子検査装置 | |
| KR20000056451A (ko) | 관통하는 복수개의 슬릿들을 가지는 반도체소자용 본딩패드 | |
| JPS62193137A (ja) | 半導体装置の製造方法 | |
| JP2669337B2 (ja) | マルチチップ型半導体装置 | |
| JPS61290747A (ja) | 電子回路装置 | |
| JP3324770B2 (ja) | 半導体デバイスのバーンイン及びテスト用半導体ウェーハ | |
| JPH09199565A (ja) | プロセス監視回路 | |
| JPH0128506B2 (ja) | ||
| JP2003188262A (ja) | 半導体素子 | |
| JPS6167238A (ja) | 半導体装置 |