JPS62111439A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62111439A JPS62111439A JP60251074A JP25107485A JPS62111439A JP S62111439 A JPS62111439 A JP S62111439A JP 60251074 A JP60251074 A JP 60251074A JP 25107485 A JP25107485 A JP 25107485A JP S62111439 A JPS62111439 A JP S62111439A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- pad
- electrically
- deviation
- detecting electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関するものである。
従来の技術
半導体チップ上のボンディングバットとリードとをワイ
ヤで接続づる半導体装置において、チップ側にＪ３ける
ライ１フポンドずれを検出できる４１ＩＩ造としで、た
とえば、第４図に示すような形状のものが知られている
。この装置は、ボンディングパッド１の周囲に一定間隔
を保って半導体基板（コレクタ）２と導通した検出電極
３が設けられた構造になっている。もしワイヤ４がボン
ディングパッド１からずれると、エミッタ５に接続され
たボンディングパッド１あるいはベース６に接続された
ボンディングパッド１がワイヤ４によって検出電極３と
短絡され、エミッタ・コレクタ間あるいはベース・コレ
クタ間の短絡として電気的に検出できるようになってい
る（特公昭４５−２１５３４号公報）。
ヤで接続づる半導体装置において、チップ側にＪ３ける
ライ１フポンドずれを検出できる４１ＩＩ造としで、た
とえば、第４図に示すような形状のものが知られている
。この装置は、ボンディングパッド１の周囲に一定間隔
を保って半導体基板（コレクタ）２と導通した検出電極
３が設けられた構造になっている。もしワイヤ４がボン
ディングパッド１からずれると、エミッタ５に接続され
たボンディングパッド１あるいはベース６に接続された
ボンディングパッド１がワイヤ４によって検出電極３と
短絡され、エミッタ・コレクタ間あるいはベース・コレ
クタ間の短絡として電気的に検出できるようになってい
る（特公昭４５−２１５３４号公報）。
発明が解決しようとする問題点
しかしながら上記従来の構成では、検出電極３がもとも
と半導体基板２と導通しているために、たとえば、半導
体基板２にチップ表面から電位を供給するために半導体
基板導通して設（プられたボンディングパッドに対する
ワイヤボンドずれは、これを検出できない。また、エミ
ッタ・コレクタ間、ベース・コレクタ間の短絡が見出さ
れた場合、それがワイヤボンドずれによって生じたもの
か、ジャンクションの破壊によって生じたものか識別が
できない。また、高集積度の集積回路では、半導体基板
２上にポリシリコン、アルミニウム等の導体、シリコン
酸化物やシリコン窒化物などの絶縁口φを交互に重ねた
多層Ｍ４造になっており、表面から半導体基板２までの
多層構造の厚みは少なくとも２〜３μｍに達するため、
表面に設けた検出電極３と半導体基板２との導通をとる
のは困難で、かつ、回路集積度を低下させるという問題
点があった。
と半導体基板２と導通しているために、たとえば、半導
体基板２にチップ表面から電位を供給するために半導体
基板導通して設（プられたボンディングパッドに対する
ワイヤボンドずれは、これを検出できない。また、エミ
ッタ・コレクタ間、ベース・コレクタ間の短絡が見出さ
れた場合、それがワイヤボンドずれによって生じたもの
か、ジャンクションの破壊によって生じたものか識別が
できない。また、高集積度の集積回路では、半導体基板
２上にポリシリコン、アルミニウム等の導体、シリコン
酸化物やシリコン窒化物などの絶縁口φを交互に重ねた
多層Ｍ４造になっており、表面から半導体基板２までの
多層構造の厚みは少なくとも２〜３μｍに達するため、
表面に設けた検出電極３と半導体基板２との導通をとる
のは困難で、かつ、回路集積度を低下させるという問題
点があった。
問題点を解決するための手段
上記問題点を解決するため、本発明の半導体装置は、素
子表面の保護膜の開口部に露出したｗ数のボンディング
パッドと、前記各開口部の周辺の保護膜表面に形成され
てｎ？を記聞口部を包囲する検出電極と、これら検出電
極相互間を電気的に接続７Ｊる導体とを面えた構成とし
たものである。
子表面の保護膜の開口部に露出したｗ数のボンディング
パッドと、前記各開口部の周辺の保護膜表面に形成され
てｎ？を記聞口部を包囲する検出電極と、これら検出電
極相互間を電気的に接続７Ｊる導体とを面えた構成とし
たものである。
作用
上記構成によれば、検出電極に接続された導体とボンデ
ィングパッドにワイヤ接続されるリードとの間の導通に
よって、ワイヤボンドずれを電気的に検出できる。
ィングパッドにワイヤ接続されるリードとの間の導通に
よって、ワイヤボンドずれを電気的に検出できる。
実施例
以下、本発明の一実施例を第１図〜第３図に基づいて説
明する。
明する。
第１図（Ａ）は本発明の一実施例における半導体装置の
ボンディングパッド及びその周辺の構造を示す平面図、
同図（Ｂ）は同所面図で、１１はボンディングパッド、
１２は半導体基板、１３は検出電極、１４は表面保護膜
、１５はボンディングパッド１１が露出した表面保護膜
１４の開口部である。ＣＶＤ等の方法で成膜された前記
表面保ｍｖ！１４上に、前記開口部１５を包囲するよう
に検出電極１３が形成されている。この検出電極１３の
材料としては、たとえば八λもしくはＡＱ金合金ど、素
子上の配線に用いられているものでよく、もちろん、こ
れらに限定されるものではない。検出電＋ｆＡ１３は、
ＣＶＤ。
ボンディングパッド及びその周辺の構造を示す平面図、
同図（Ｂ）は同所面図で、１１はボンディングパッド、
１２は半導体基板、１３は検出電極、１４は表面保護膜
、１５はボンディングパッド１１が露出した表面保護膜
１４の開口部である。ＣＶＤ等の方法で成膜された前記
表面保ｍｖ！１４上に、前記開口部１５を包囲するよう
に検出電極１３が形成されている。この検出電極１３の
材料としては、たとえば八λもしくはＡＱ金合金ど、素
子上の配線に用いられているものでよく、もちろん、こ
れらに限定されるものではない。検出電＋ｆＡ１３は、
ＣＶＤ。
蒸着、スパッタ法などで導体膜を付けた後、通常の写真
食刻法で所望のパターンを形成すればよい。
食刻法で所望のパターンを形成すればよい。
第２図は上記半導体装置のチップ上での検出電極のパタ
ーンを表わした平面図で、個々の開口部１５周辺の表面
保護膜１４表面に形成された検出電極１３は、互いに電
気的に接続されている。各々の検出電極１３相互間の接
続は、検出電極１３と同一の導体層によって表面保護ｖ
１１４上で行なってもよいし、表面保護膜１４の下の別
の導体層を介して行なってもよい。いずれの場合も、検
出電極１３と電気的に接続された導体層の一部により約
１００μｍ平方のパッド１６を形成し、少なくともその
一部をチップ表面に露出させておく。このようにすれば
ワイヤボンドずれを電気的にチェックしようとする際、
プローブが当てられる。ワイヤボンドずれの電気的検出
は、ワイヤボンドされたり一部１７と、チップ表面に露
出しかつ検出電極１３と導通しているパッド１６との間
に、電源１８と抵抗１９と検流計２０とを接続し、その
導通を調べる。全てのワイヤ２１のワイヤボンドが２１
ａのように正常であれば、両者間に導通はないが、２１
ｂのようなワイヤボンドずれがあれば、第３図にその断
面図を示ツＪ：うに、ワイせ２１のワイヤ端が周囲の検
出電極１３と接触し、そのワイｌ７２１の他端が接続さ
れたり一部１７と、検出電極１３と電気的に接続された
パッド１６とは導通状態となり、電気的にワイせボンド
ザれが検出される。この測定は、ワイヤボンド工程後、
樹脂封止■程前、あるいはキャップ封止工程前に行なえ
ばよい。
ーンを表わした平面図で、個々の開口部１５周辺の表面
保護膜１４表面に形成された検出電極１３は、互いに電
気的に接続されている。各々の検出電極１３相互間の接
続は、検出電極１３と同一の導体層によって表面保護ｖ
１１４上で行なってもよいし、表面保護膜１４の下の別
の導体層を介して行なってもよい。いずれの場合も、検
出電極１３と電気的に接続された導体層の一部により約
１００μｍ平方のパッド１６を形成し、少なくともその
一部をチップ表面に露出させておく。このようにすれば
ワイヤボンドずれを電気的にチェックしようとする際、
プローブが当てられる。ワイヤボンドずれの電気的検出
は、ワイヤボンドされたり一部１７と、チップ表面に露
出しかつ検出電極１３と導通しているパッド１６との間
に、電源１８と抵抗１９と検流計２０とを接続し、その
導通を調べる。全てのワイヤ２１のワイヤボンドが２１
ａのように正常であれば、両者間に導通はないが、２１
ｂのようなワイヤボンドずれがあれば、第３図にその断
面図を示ツＪ：うに、ワイせ２１のワイヤ端が周囲の検
出電極１３と接触し、そのワイｌ７２１の他端が接続さ
れたり一部１７と、検出電極１３と電気的に接続された
パッド１６とは導通状態となり、電気的にワイせボンド
ザれが検出される。この測定は、ワイヤボンド工程後、
樹脂封止■程前、あるいはキャップ封止工程前に行なえ
ばよい。
発明の効宋
以上述べたように本発明はよれば、基板電位供給パッド
におけるワイヤボンドずれも検出できる。
におけるワイヤボンドずれも検出できる。
またジャンクションを介さずに電気的測定ができるため
、ワイヤボンドずれによる導通かジャンクション破壊に
よる導通か混乱することがない。また検出電極と半導体
基板との接続を必要としないため、半導体基板上に積層
された多層膜が厚くても全く支障がないなど、いかなる
構造の半導体装置においても、ワイヤボンドずれの電気
的検出が容易に行なえる。
、ワイヤボンドずれによる導通かジャンクション破壊に
よる導通か混乱することがない。また検出電極と半導体
基板との接続を必要としないため、半導体基板上に積層
された多層膜が厚くても全く支障がないなど、いかなる
構造の半導体装置においても、ワイヤボンドずれの電気
的検出が容易に行なえる。
第１図（Ａ）は本発明の一実施例にＪ３ける半導体装置
のボンディングパッド及びその周辺の１を示す平面図、
同図（Ｂ）は（Ａ）における■−■線に沿う断面図、第
２図は同半導体装置のチップ上における検出電極とそれ
らの接続状態及びワイヤポンド不良検出のための電気回
路を示す平面図、第３図は第２図におけるｌｌ−ｆｆ線
に沿う断面図、第４図（△）は従来の半導体装置におけ
るボンディングパッド及びその周辺の構造を示す平面図
、同図（Ｂ）は同断面図である。 １１・・・ボンディングパッド、１２・・・半導体基板
、１３・・・検出電極、１４・・・表面保護膜、１５・
・・開口部、１６・・・パッド 代理人 森 本 義 弘 １瑯１図 〔４ン （８ン 第２ 図 ２ρ ／乙−ハ０シト 第３ 図 第４図 （Ａ）
のボンディングパッド及びその周辺の１を示す平面図、
同図（Ｂ）は（Ａ）における■−■線に沿う断面図、第
２図は同半導体装置のチップ上における検出電極とそれ
らの接続状態及びワイヤポンド不良検出のための電気回
路を示す平面図、第３図は第２図におけるｌｌ−ｆｆ線
に沿う断面図、第４図（△）は従来の半導体装置におけ
るボンディングパッド及びその周辺の構造を示す平面図
、同図（Ｂ）は同断面図である。 １１・・・ボンディングパッド、１２・・・半導体基板
、１３・・・検出電極、１４・・・表面保護膜、１５・
・・開口部、１６・・・パッド 代理人 森 本 義 弘 １瑯１図 〔４ン （８ン 第２ 図 ２ρ ／乙−ハ０シト 第３ 図 第４図 （Ａ）
Claims (1)
- １、素子表面の保護膜の開口部に露出した複数のボンデ
ィングパッドと、前記各開口部の周辺の保護膜表面に形
成されて前記開口部を包囲する検出電極と、これら検出
電極相互間を電気的に接続する導体とを備えた半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251074A JPS62111439A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251074A JPS62111439A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62111439A true JPS62111439A (ja) | 1987-05-22 |
Family
ID=17217242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60251074A Pending JPS62111439A (ja) | 1985-11-08 | 1985-11-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62111439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007029307A (ja) * | 2005-07-25 | 2007-02-08 | Noritz Corp | キャビネット |
| JP2007252743A (ja) * | 2006-03-24 | 2007-10-04 | Hitachi Housetec Co Ltd | 昇降式キャビネット |
-
1985
- 1985-11-08 JP JP60251074A patent/JPS62111439A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007029307A (ja) * | 2005-07-25 | 2007-02-08 | Noritz Corp | キャビネット |
| JP2007252743A (ja) * | 2006-03-24 | 2007-10-04 | Hitachi Housetec Co Ltd | 昇降式キャビネット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4244002A (en) | Semiconductor device having bump terminal electrodes | |
| US5900643A (en) | Integrated circuit chip structure for improved packaging | |
| US5923048A (en) | Semiconductor integrated circuit device with test element | |
| JP2001284394A (ja) | 半導体素子 | |
| JPH025416A (ja) | 半導体集積回路装置 | |
| JPS62183134A (ja) | 半導体装置 | |
| JPH0511660B2 (ja) | ||
| JPH01319956A (ja) | 半導体集積回路 | |
| JPS62237737A (ja) | 半導体集積回路装置 | |
| JP2781688B2 (ja) | 半導体装置 | |
| JP2776569B2 (ja) | 半導体装置 | |
| JPS617638A (ja) | 半導体装置 | |
| JPH02114543A (ja) | 半導体装置 | |
| JPS63283138A (ja) | 半導体装置 | |
| JPH06283659A (ja) | 半導体装置 | |
| JPS63169746A (ja) | 半導体装置 | |
| JPH0230139A (ja) | 半導体集積回路装置 | |
| JPH05198614A (ja) | 半導体チップ，回路基板およびフェースダウンボンディング方法 | |
| JPH042130A (ja) | 半導体装置 | |
| JPS62237738A (ja) | 半導体集積回路装置 | |
| JPH01143237A (ja) | 半導体装置 | |
| KR20030032465A (ko) | 플립 칩 패드 및 그 제조방법 | |
| JPH02125632A (ja) | 半導体装置 | |
| JPS6146056A (ja) | 半導体装置 | |
| JPH05190622A (ja) | 半導体装置 |