JPH0132137Y2 - - Google Patents
Info
- Publication number
- JPH0132137Y2 JPH0132137Y2 JP20054183U JP20054183U JPH0132137Y2 JP H0132137 Y2 JPH0132137 Y2 JP H0132137Y2 JP 20054183 U JP20054183 U JP 20054183U JP 20054183 U JP20054183 U JP 20054183U JP H0132137 Y2 JPH0132137 Y2 JP H0132137Y2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- circuit
- reference value
- transistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 241000282414 Homo sapiens Species 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- YVGGHNCTFXOJCH-UHFFFAOYSA-N DDT Chemical compound C1=CC(Cl)=CC=C1C(C(Cl)(Cl)Cl)C1=CC=C(Cl)C=C1 YVGGHNCTFXOJCH-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
【考案の詳細な説明】
技術分野
本考案は、マイクロコンピユータの暴走を検出
してリセツト処理を加えるマイクロコンピユータ
用暴走制御回路に関し、特にマイクロコンピユー
タの正常動作への復旧が自動的に行なえるマイク
ロコンピユータ用暴走制御回路に関するものであ
る。
してリセツト処理を加えるマイクロコンピユータ
用暴走制御回路に関し、特にマイクロコンピユー
タの正常動作への復旧が自動的に行なえるマイク
ロコンピユータ用暴走制御回路に関するものであ
る。
背景技術
近年、電子技術の急速な発達に伴なつて、各種
装置の制御部分にマイクロコンピユータが使用さ
れる傾向にある。この場合、マイクロコンピユー
タを用いる上で最も重要な事は、マイクロコンピ
ユータの暴走時に於けるフエールセーフ制御を確
実に行なうことである。このために、マイクロコ
ンピユータの使用に際しては、マイクロコンピユ
ータの動作を常時監視し、暴走状態が発生すると
マイクロコンピユータにリセツト制御を加える暴
走制御回路が用いられている。
装置の制御部分にマイクロコンピユータが使用さ
れる傾向にある。この場合、マイクロコンピユー
タを用いる上で最も重要な事は、マイクロコンピ
ユータの暴走時に於けるフエールセーフ制御を確
実に行なうことである。このために、マイクロコ
ンピユータの使用に際しては、マイクロコンピユ
ータの動作を常時監視し、暴走状態が発生すると
マイクロコンピユータにリセツト制御を加える暴
走制御回路が用いられている。
そして、この暴走制御回路としては、正常動作
時にマイクロコンピユータの出力ポートから予め
定められた周期範囲の信号として出力されるデツ
トマンパルスの周期を監視し、このデツトマンパ
ルス周期が設定周期範囲を越えた時にリセツト信
号を発生してマイクロコンピユータに供給するよ
うに構成されている。
時にマイクロコンピユータの出力ポートから予め
定められた周期範囲の信号として出力されるデツ
トマンパルスの周期を監視し、このデツトマンパ
ルス周期が設定周期範囲を越えた時にリセツト信
号を発生してマイクロコンピユータに供給するよ
うに構成されている。
しかしながら、上記構成による暴走制御回路に
於いては、マイクロコンピユータの暴走を一度検
出するとリセツト信号を発生し続けるために、マ
イクロコンピユータの動作が正常に復帰しても通
常制御に戻ることが出来ない問題を有している。
於いては、マイクロコンピユータの暴走を一度検
出するとリセツト信号を発生し続けるために、マ
イクロコンピユータの動作が正常に復帰しても通
常制御に戻ることが出来ない問題を有している。
考案の開示
本考案による目的は、マイクロコンピユータの
暴走を検出してリセツト処理を加えるとともに、
正常動作への復帰時にはリセツト信号の発生を自
動的に解除するマイクロコンピユータ用暴走制御
回路を提供することである。
暴走を検出してリセツト処理を加えるとともに、
正常動作への復帰時にはリセツト信号の発生を自
動的に解除するマイクロコンピユータ用暴走制御
回路を提供することである。
この様な目的を達成するために本考案は、デツ
トマンパルスの各周期間を積分し、この積分出力
が予め定められた基準値を越えた時に暴走発生と
判断してリセツト信号を発生するとともに、上記
基準値を低い値に切り替えかつ積分動作を予め定
められた時定数による放電に切り替えることによ
り、リセツト信号の発生を解除するものである。
トマンパルスの各周期間を積分し、この積分出力
が予め定められた基準値を越えた時に暴走発生と
判断してリセツト信号を発生するとともに、上記
基準値を低い値に切り替えかつ積分動作を予め定
められた時定数による放電に切り替えることによ
り、リセツト信号の発生を解除するものである。
従つて、上記構成によるマイクロコンピユータ
用暴走制御回路に於いては、リセツト信号が自動
的に解除されて正常状態への自動復旧が行なえる
ために、安定した制御動作が確実に行なえる優れ
た効果を有する。
用暴走制御回路に於いては、リセツト信号が自動
的に解除されて正常状態への自動復旧が行なえる
ために、安定した制御動作が確実に行なえる優れ
た効果を有する。
考案を実施するための最良な形態
第1図は本考案によるマイクロコンピユータ用
暴走制御回路の一実施例を示す回路図である。同
図に於いて1は図示しないマイクロコンピユータ
から供給されるデツトマンパルスAの前縁を微分
する微分回路であつて、コンデンサ2と抵抗3の
直列体と、抵抗3に対して並列に接続されること
により負極性分を吸収するダイオード4と、バツ
フアアンプ5とによつて構成されている。6は積
分回路であつて、電源Vccとアース間に直列接続
された抵抗7,8とコンデンサ9の直列体によつ
て構成されている。10は抵抗10を介して微分
回路1から供給される微分パルスによりオンとな
つて、積分回路6を構成するコンデンサ9の電荷
を急速放電させるトランジスタ、12,13は電
源Vccとアース間に直列接続された抵抗、14は
積分回路6の積分出力を負極入力とするとともに
抵抗12,13の接続点の電位を基準電位として
両者の比較を行なうコンパレータ、15は抵抗1
2,13の接続点とコンパレータ14の出力端と
の間に接続された抵抗、16はコンパレータ14
の出力を反転することによりリセツト信号Eを図
示しないマイクロコンピユータのリセツト入力端
に供給するインバータ、17は抵抗18を介して
供給されるリセツト信号Eによりオンとなること
により、抵抗8を介してコンデンサ9の電荷を放
電するトランジスタである。
暴走制御回路の一実施例を示す回路図である。同
図に於いて1は図示しないマイクロコンピユータ
から供給されるデツトマンパルスAの前縁を微分
する微分回路であつて、コンデンサ2と抵抗3の
直列体と、抵抗3に対して並列に接続されること
により負極性分を吸収するダイオード4と、バツ
フアアンプ5とによつて構成されている。6は積
分回路であつて、電源Vccとアース間に直列接続
された抵抗7,8とコンデンサ9の直列体によつ
て構成されている。10は抵抗10を介して微分
回路1から供給される微分パルスによりオンとな
つて、積分回路6を構成するコンデンサ9の電荷
を急速放電させるトランジスタ、12,13は電
源Vccとアース間に直列接続された抵抗、14は
積分回路6の積分出力を負極入力とするとともに
抵抗12,13の接続点の電位を基準電位として
両者の比較を行なうコンパレータ、15は抵抗1
2,13の接続点とコンパレータ14の出力端と
の間に接続された抵抗、16はコンパレータ14
の出力を反転することによりリセツト信号Eを図
示しないマイクロコンピユータのリセツト入力端
に供給するインバータ、17は抵抗18を介して
供給されるリセツト信号Eによりオンとなること
により、抵抗8を介してコンデンサ9の電荷を放
電するトランジスタである。
この様に構成された回路に於いて、図示しない
マイクロコンピユータから第2図aに示すデツト
マンパルスAが発生されると、微分回路1はデツ
トマンパルスAの前縁部分(立ち上り部分)を微
分して第2図bに示す微分パルスBを発生する。
この微分パルスBは、抵抗10を介してトランジ
スタ11に供給されることにより、このトランジ
スタ11が微分パルスBの発生期間に於いてのみ
オンとなつて積分回路6を構成するコンデンサ9
の充電荷を急速放電させる。そして、このトラン
ジスタ11がオフされると、抵抗7,8を介して
電源Vccをコンデンサ9に充電するために、積分
回路6からはデツトマンパルスAの各周期間を積
分した状態の第2図cに示す積分出力信号Cが発
生される。そして、通常時に於いてはコンパレー
タ14の出力が“H”となつていることから、抵
抗12,13,14の抵抗値をRとすると、2/3
Vccの基準電圧Vr1がコンパレータ14の正極に
加えられていることになる。従つて、マイクロコ
ンピユータの正常時に供給されるデツトマンパル
スAの各周期間を積分する積分回路6の積分出力
信号Cは、基準値Vr1を越えることが出来ず、よ
つてコンパレータ14の出力信号Dは第2図dに
示す様に“H”状態を続ける。
マイクロコンピユータから第2図aに示すデツト
マンパルスAが発生されると、微分回路1はデツ
トマンパルスAの前縁部分(立ち上り部分)を微
分して第2図bに示す微分パルスBを発生する。
この微分パルスBは、抵抗10を介してトランジ
スタ11に供給されることにより、このトランジ
スタ11が微分パルスBの発生期間に於いてのみ
オンとなつて積分回路6を構成するコンデンサ9
の充電荷を急速放電させる。そして、このトラン
ジスタ11がオフされると、抵抗7,8を介して
電源Vccをコンデンサ9に充電するために、積分
回路6からはデツトマンパルスAの各周期間を積
分した状態の第2図cに示す積分出力信号Cが発
生される。そして、通常時に於いてはコンパレー
タ14の出力が“H”となつていることから、抵
抗12,13,14の抵抗値をRとすると、2/3
Vccの基準電圧Vr1がコンパレータ14の正極に
加えられていることになる。従つて、マイクロコ
ンピユータの正常時に供給されるデツトマンパル
スAの各周期間を積分する積分回路6の積分出力
信号Cは、基準値Vr1を越えることが出来ず、よ
つてコンパレータ14の出力信号Dは第2図dに
示す様に“H”状態を続ける。
次にマイクロコンピユータが暴走すると、第2
図aにt1,t3間に於いて示す様にデツトマンパル
スAの周期が長くまたは“H”、“L”のいずれか
にはり付いた状態となる。この結果、積分回路6
の積分出力信号Cは第2図cに示す様に周期に応
じて上昇し、時点t2に於いて基準値Vr1を越える
とコンパレータ14の出力信号Dが第2図dに示
す様に“L”に反転する。そして、この出力信号
Dが“L”に反転すると、基準電圧が1/3Vccで
表わされる基準電圧Vr2に下げられる。そして、
コンパレータ14の出力信号Dは、インバータ1
6に於いて反転されることにより第2図eの時点
t2で示す“H”レベルのリセツト信号Eが発生さ
れて図示しないマイクロコンピユータのリセツト
端子に供給される。また、インバータ16からリ
セツト信号Eが発生されると、トランジスタ17
がオンとなるために、コンデンサ9の充電電荷が
抵抗8を介して放電されることにより積分出力信
号Cが第2図cに時点t2,t3間で示す様に徐々に
低下する。そして、この積分出力信号Cが時点t3
に於いて基準値Vr2を越えて低下すると、コンパ
レータ14の出力信号Dが再び“H”に反転して
基準値がVr1に復旧される。また、出力信号Dが
“H”になると、リセツト信号Eが第2図eに時
点t3で示す様に“L”となつてマイクロコンピユ
ータに対するリセツト制御が解除される。更に、
リセツト信号Eが解除されると、トランジスタ1
7がオフとなるために積分回路6に対する放電動
作が中止されて通常動作に戻る。ここで、マイク
ロコンピユータが時点t3以後に於いて正常動作に
復旧すると、リセツト信号Eはすでに解除されて
いるために通常制御が自動的にスタートさせるこ
とになる。
図aにt1,t3間に於いて示す様にデツトマンパル
スAの周期が長くまたは“H”、“L”のいずれか
にはり付いた状態となる。この結果、積分回路6
の積分出力信号Cは第2図cに示す様に周期に応
じて上昇し、時点t2に於いて基準値Vr1を越える
とコンパレータ14の出力信号Dが第2図dに示
す様に“L”に反転する。そして、この出力信号
Dが“L”に反転すると、基準電圧が1/3Vccで
表わされる基準電圧Vr2に下げられる。そして、
コンパレータ14の出力信号Dは、インバータ1
6に於いて反転されることにより第2図eの時点
t2で示す“H”レベルのリセツト信号Eが発生さ
れて図示しないマイクロコンピユータのリセツト
端子に供給される。また、インバータ16からリ
セツト信号Eが発生されると、トランジスタ17
がオンとなるために、コンデンサ9の充電電荷が
抵抗8を介して放電されることにより積分出力信
号Cが第2図cに時点t2,t3間で示す様に徐々に
低下する。そして、この積分出力信号Cが時点t3
に於いて基準値Vr2を越えて低下すると、コンパ
レータ14の出力信号Dが再び“H”に反転して
基準値がVr1に復旧される。また、出力信号Dが
“H”になると、リセツト信号Eが第2図eに時
点t3で示す様に“L”となつてマイクロコンピユ
ータに対するリセツト制御が解除される。更に、
リセツト信号Eが解除されると、トランジスタ1
7がオフとなるために積分回路6に対する放電動
作が中止されて通常動作に戻る。ここで、マイク
ロコンピユータが時点t3以後に於いて正常動作に
復旧すると、リセツト信号Eはすでに解除されて
いるために通常制御が自動的にスタートさせるこ
とになる。
従つて、この様に構成された回路に於いては、
抵抗8とコンデンサ9によつて定まる放電時点数
と基準値Vr2との関係に於いてリセツト信号Eの
幅が決定されることになり、このリセツト信号E
の信号幅はマイクロコンピユータが必要とする時
間幅との関係に於いて定められることになる。
抵抗8とコンデンサ9によつて定まる放電時点数
と基準値Vr2との関係に於いてリセツト信号Eの
幅が決定されることになり、このリセツト信号E
の信号幅はマイクロコンピユータが必要とする時
間幅との関係に於いて定められることになる。
以上説明した様に、本考案によるマイクロコン
ピユータ用暴走制御回路に於いては、リセツト信
号の解除がマイクロコンピユータの正常動作復旧
に応じて自動的に行なわれることから、安定した
制御が確実に行なわれることになる。
ピユータ用暴走制御回路に於いては、リセツト信
号の解除がマイクロコンピユータの正常動作復旧
に応じて自動的に行なわれることから、安定した
制御が確実に行なわれることになる。
第1図は本考案によるマイクロコンピユータ用
暴走制御回路の一実施例を示す回路図、第2図a
〜eは第1図に示す回路の各部動作波形図であ
る。 1……微分回路、6……積分回路、11,17
……トランジスタ、12,13,15……抵抗、
14……コンパレータ、16……インバータ。
暴走制御回路の一実施例を示す回路図、第2図a
〜eは第1図に示す回路の各部動作波形図であ
る。 1……微分回路、6……積分回路、11,17
……トランジスタ、12,13,15……抵抗、
14……コンパレータ、16……インバータ。
Claims (1)
- マイクロコンピユータから正常動作時には予め
定められた周期範囲の信号として発生されるデツ
トマンパルスの前縁を微分して出力する微分回路
と、電源出力を積分する積分回路と、前記微分回
路の出力発生期間に於いてのみオンとなることに
より前記積分回路を急速放電させるトランジスタ
と、前記積分回路の積分出力信号が第1基準値を
越えた時にマイクロコンピユータに対するリセツ
ト信号を発生するとともにこの出力発生時に基準
値を前記第1基準値よりも低い値の第2基準値に
切替えるコンパレータと、このコンパレータの出
力信号によりオンとなつて前記積分回路を所定時
定数を有して放電させるトランジスタとによつて
構成されることを特徴とするマイクロコンピユー
タ用暴走制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054183U JPS60109146U (ja) | 1983-12-27 | 1983-12-27 | マイクロコンピユ−タ用暴走制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20054183U JPS60109146U (ja) | 1983-12-27 | 1983-12-27 | マイクロコンピユ−タ用暴走制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60109146U JPS60109146U (ja) | 1985-07-24 |
| JPH0132137Y2 true JPH0132137Y2 (ja) | 1989-10-02 |
Family
ID=30761486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20054183U Granted JPS60109146U (ja) | 1983-12-27 | 1983-12-27 | マイクロコンピユ−タ用暴走制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60109146U (ja) |
-
1983
- 1983-12-27 JP JP20054183U patent/JPS60109146U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60109146U (ja) | 1985-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4453115A (en) | DC Motor control system | |
| JPH0132137Y2 (ja) | ||
| JP3277492B2 (ja) | 電子機器 | |
| JP3385794B2 (ja) | リセット回路 | |
| JPS625726Y2 (ja) | ||
| JPS6234356Y2 (ja) | ||
| JP3037394B2 (ja) | 電源電圧補償回路 | |
| JPH0132138Y2 (ja) | ||
| JPH053634A (ja) | バツテリ充放電回路 | |
| JPH0317474Y2 (ja) | ||
| JPH066627Y2 (ja) | センサの瞬時停電時の誤動作防止回路 | |
| JPH0313794Y2 (ja) | ||
| JPS625725Y2 (ja) | ||
| JPS6116764Y2 (ja) | ||
| JPH0132139Y2 (ja) | ||
| JP3193175B2 (ja) | 電池電圧低下検出回路 | |
| JPH0221808Y2 (ja) | ||
| JPS595325A (ja) | メモリ保持電圧検出回路 | |
| JPS5839419Y2 (ja) | 電流リセット回路 | |
| JPH0435942Y2 (ja) | ||
| JPH0241954Y2 (ja) | ||
| JPH073943B2 (ja) | 過電流保護回路 | |
| JPS5921552Y2 (ja) | リセツト回路 | |
| JPH0313614B2 (ja) | ||
| JP2685821B2 (ja) | 電池充電装置 |