JPH01321612A - 重ね合わせたかカプセル化した金属導電路を提供する方法 - Google Patents
重ね合わせたかカプセル化した金属導電路を提供する方法Info
- Publication number
- JPH01321612A JPH01321612A JP1040145A JP4014589A JPH01321612A JP H01321612 A JPH01321612 A JP H01321612A JP 1040145 A JP1040145 A JP 1040145A JP 4014589 A JP4014589 A JP 4014589A JP H01321612 A JPH01321612 A JP H01321612A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- metal pattern
- metal
- dimensions
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
- H01C1/142—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/143—Masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Power Engineering (AREA)
- Physical Vapour Deposition (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
本発明は金属導体の形成分野に関するものであり、より
具体的にはカプセル化された導体路を基板上に堆積する
方法に関するものである。
具体的にはカプセル化された導体路を基板上に堆積する
方法に関するものである。
（従来技術）
抵抗器、コンデンサ及びその類いのような電子部品を製
造する際には、同部品の一表面において露出する一つ又
はそれ以上の端子に又は同端子間で電気接続を行なう必
要がしばしば発生する。ここで前記端子は装置の本体内
に埋込まれた部品機能要素と電気接続されている。限定
的ではなく例示的に言うならば、コンデンサは数個の埋
設電極を備えたセラミック単一体から構成することが出
来る。前記電極は前記単一体の一表面へと延びる隔置タ
ブを含むことが出来る。前述のような構造においては、
装置の容量は露出したタブの全て又はそれ以下を電気的
に接続することで所望の値を得るよう調節が可能である
。
造する際には、同部品の一表面において露出する一つ又
はそれ以上の端子に又は同端子間で電気接続を行なう必
要がしばしば発生する。ここで前記端子は装置の本体内
に埋込まれた部品機能要素と電気接続されている。限定
的ではなく例示的に言うならば、コンデンサは数個の埋
設電極を備えたセラミック単一体から構成することが出
来る。前記電極は前記単一体の一表面へと延びる隔置タ
ブを含むことが出来る。前述のような構造においては、
装置の容量は露出したタブの全て又はそれ以下を電気的
に接続することで所望の値を得るよう調節が可能である
。
所定の電気部品に多数個のそのような導電性路を部品の
所定の表面上に形成すること、例えばコンデンサの相対
する極性の電極を連結したり、一つの単一体内に個々の
コンデンサを形成したりすることはしばしば必要となる
。
所定の表面上に形成すること、例えばコンデンサの相対
する極性の電極を連結したり、一つの単一体内に個々の
コンデンサを形成したりすることはしばしば必要となる
。
電子部品の表面上に導″電路を形成することは同導電路
を一連の重ね合わせた層から形成させる必要がしばしば
あるという事実によって複雑化される。例を挙げるなら
ば、原子移動及び化学的相互作用のような因子のために
、まず露出したタブの材質と両立する金属層を設ける必
要がある。そのような物質は理想的な導体ではないかも
知れないし、高価であるかも知れない。従ってこのよう
な物質の使用量は出来るだけ制限することが要求される
。前記路を適当に導電性にするためには、更に、第一の
添加層とは不具合に反応することがなく、そうかといっ
てタブと直接接触することが出来ない第二の高度に導電
性の金属を添加することが必要となる。その後前記高度
に導電性の中間層を酸化のような効果からシールドする
ために、他の層と共存出来、１ｌｉ４酸化性にすぐれた
更に別の層で前記中間層をコーティングしてやることが
望まれるであろう。
を一連の重ね合わせた層から形成させる必要がしばしば
あるという事実によって複雑化される。例を挙げるなら
ば、原子移動及び化学的相互作用のような因子のために
、まず露出したタブの材質と両立する金属層を設ける必
要がある。そのような物質は理想的な導体ではないかも
知れないし、高価であるかも知れない。従ってこのよう
な物質の使用量は出来るだけ制限することが要求される
。前記路を適当に導電性にするためには、更に、第一の
添加層とは不具合に反応することがなく、そうかといっ
てタブと直接接触することが出来ない第二の高度に導電
性の金属を添加することが必要となる。その後前記高度
に導電性の中間層を酸化のような効果からシールドする
ために、他の層と共存出来、１ｌｉ４酸化性にすぐれた
更に別の層で前記中間層をコーティングしてやることが
望まれるであろう。
ブレーティング、スパッタリング及びイオン蒸着（堆積
〉のような金属堆積法によって金属導電路を形成するこ
とは周知である。従来は、重ね合わせた層を備えた導電
路の形成には多重マスクを使用する必要があった。ここ
に前記多重マスクは所望の導電路の幅に従って順次添加
されねばならない。例えば、上側及び下側受動タングス
テン層内にカプセル封入されたアルミニウム導体を作り
たい場合には、従来法においてはまず電子部品を第一の
幅の広いマスクで覆いタングステン層を添加し、次に第
一のマスクを除去して堆積されたタングステン層と符合
する幅の狭いマスクを配置し、次にこの第二のマスクの
開口内においてアルミニウムの幅狭のストリップを作り
、同第二のマスクを除去して、アルミニウムを添加する
のに用いたマスクの幅よりも大きな第三のマスクで装置
を再び覆い、前記第三のかつ幅の広いマスクを介してタ
ングステン層を堆積被覆してやるという手順が採用され
てきた。
〉のような金属堆積法によって金属導電路を形成するこ
とは周知である。従来は、重ね合わせた層を備えた導電
路の形成には多重マスクを使用する必要があった。ここ
に前記多重マスクは所望の導電路の幅に従って順次添加
されねばならない。例えば、上側及び下側受動タングス
テン層内にカプセル封入されたアルミニウム導体を作り
たい場合には、従来法においてはまず電子部品を第一の
幅の広いマスクで覆いタングステン層を添加し、次に第
一のマスクを除去して堆積されたタングステン層と符合
する幅の狭いマスクを配置し、次にこの第二のマスクの
開口内においてアルミニウムの幅狭のストリップを作り
、同第二のマスクを除去して、アルミニウムを添加する
のに用いたマスクの幅よりも大きな第三のマスクで装置
を再び覆い、前記第三のかつ幅の広いマスクを介してタ
ングステン層を堆積被覆してやるという手順が採用され
てきた。
当業者にとっては明らかなように、マスキング及び再マ
スキングの段階はマスクの位置決めという顕著な問題点
を含んでいる。というのは電子部品の寸法は大きくても
わずか数分の一インチにしか過ぎないからである。
スキングの段階はマスクの位置決めという顕著な問題点
を含んでいる。というのは電子部品の寸法は大きくても
わずか数分の一インチにしか過ぎないからである。
種々の金属コーティング方法であって、前述の問題点を
解決出来ないでいる特許には次のものが含まれている。
解決出来ないでいる特許には次のものが含まれている。
Ａ）米国特許用４，５３６．９４２号。これは丁字形状
の電極を角度方向及び垂直方向の金属堆積段階を順次実
施することで形成することに関している。
の電極を角度方向及び垂直方向の金属堆積段階を順次実
施することで形成することに関している。
Ｂ）特許用４．５８０，３３１号は添加されたフォトレ
ジストを角度方向に気化させて所望のバターニング効果
を達成することを教示している。
ジストを角度方向に気化させて所望のバターニング効果
を達成することを教示している。
Ｃ）特許用４，０２４，０４１号はマスクにしてその下
側表面上に熱的に安定な弾性膜を備えたマスクを使用し
、マスク内の孔を介して堆積された金属がひろがるのを
防止することを開示している。
側表面上に熱的に安定な弾性膜を備えたマスクを使用し
、マスク内の孔を介して堆積された金属がひろがるのを
防止することを開示している。
Ｄ）特許用４．１７１，２３４号は結晶を形成する方法
をｕｌ！示しているが、同結晶はターゲット結晶に関し
て角度方向に配向した分子線を使用することにより所望
のエピタキシャル結晶成長因子を備えている。
をｕｌ！示しているが、同結晶はターゲット結晶に関し
て角度方向に配向した分子線を使用することにより所望
のエピタキシャル結晶成長因子を備えている。
［）特許用４，３３０，９３２号は半導体装置を形成す
るためのプロセスを１ｍ示しており、同プロセスは第一
のマスクを介して基板上に１１１１を堆積する段階と、
堆積膜にドーパントをイオン注入する段階と、その後前
記股上に第二のマスクを配置する段階と、前記第二のマ
スクを介して電気的接点を堆積する段階とを含んでいる
。
るためのプロセスを１ｍ示しており、同プロセスは第一
のマスクを介して基板上に１１１１を堆積する段階と、
堆積膜にドーパントをイオン注入する段階と、その後前
記股上に第二のマスクを配置する段階と、前記第二のマ
スクを介して電気的接点を堆積する段階とを含んでいる
。
Ｆ）特許用４，４１０，４０１号は材料堆積段階におい
て、堆積８置が物体をぼかす部分を備えたシャッタを含
んでいる段階を開示している。前記装置はシャッタの前
記物体ぼかし部分上に形成されたトラップ内に汚染物を
集積することによって同汚染物を除去するようにされて
いる。
て、堆積８置が物体をぼかす部分を備えたシャッタを含
んでいる段階を開示している。前記装置はシャッタの前
記物体ぼかし部分上に形成されたトラップ内に汚染物を
集積することによって同汚染物を除去するようにされて
いる。
Ｇ）特許用４．０６０．４２７号はイオン注入と拡散法
を組合わせることにより集積回路を形成する方法を開示
している。この方法は上側マスクを形成している表面内
に幅の狭い孔を切込むことで基板上に第一及び第二のマ
スク形成層を堆積する段階と、下側マスク形成表面内に
より幅の広い孔を形成してアンダカット部を画成する段
階と、前記マスクを介して第一のイオン注入領域を形成
する段階と、その後前記アンダカット部分の限界迄延び
る幅の広い層を拡散によって形成する段階とを含んでい
る。
を組合わせることにより集積回路を形成する方法を開示
している。この方法は上側マスクを形成している表面内
に幅の狭い孔を切込むことで基板上に第一及び第二のマ
スク形成層を堆積する段階と、下側マスク形成表面内に
より幅の広い孔を形成してアンダカット部を画成する段
階と、前記マスクを介して第一のイオン注入領域を形成
する段階と、その後前記アンダカット部分の限界迄延び
る幅の広い層を拡散によって形成する段階とを含んでい
る。
（発明の要約）
本発明は相互にカプセル化された１３電性金属路を布設
する方法にむけられたものと要約することが出来よう。
する方法にむけられたものと要約することが出来よう。
本発明の方法によれば、マスクが提供されており、同マ
スクはその基板に近接する表面が基板から隔置したマス
クの伯の部分よりも幅の広いことを特徴としている。第
一の路は貞空蒸着法により堆積されており、その結果前
られる路の幅はマスクの最も幅の狭い部分の寸法に対応
している。その後別の金属層がスパッタリング法により
Ｊ（を積される。スパッタリング段階により得られる金
属層はスパッタ堆積された物質がひろがる傾向を有する
ため前記マスクの最も幅広部分の寸法に対応する寸法を
有している。かくして、種々変化する幅の金属層を単一
マスクを介して堆積することが可能であり、同マスクは
ＩＷ積が終了する迄動かす必要が無い。
スクはその基板に近接する表面が基板から隔置したマス
クの伯の部分よりも幅の広いことを特徴としている。第
一の路は貞空蒸着法により堆積されており、その結果前
られる路の幅はマスクの最も幅の狭い部分の寸法に対応
している。その後別の金属層がスパッタリング法により
Ｊ（を積される。スパッタリング段階により得られる金
属層はスパッタ堆積された物質がひろがる傾向を有する
ため前記マスクの最も幅広部分の寸法に対応する寸法を
有している。かくして、種々変化する幅の金属層を単一
マスクを介して堆積することが可能であり、同マスクは
ＩＷ積が終了する迄動かす必要が無い。
従って本発明の一つの目的は種々の幅の導′出性路を形
成するための方法であって、前記路を形成するのに用い
られる堆積段階中取替えることの必要がない単一マスク
を介して形成することの出来る方法を提供することであ
る。
成するための方法であって、前記路を形成するのに用い
られる堆積段階中取替えることの必要がない単一マスク
を介して形成することの出来る方法を提供することであ
る。
（実施例）
付図を参照すると、第１図には典型的な電子装置である
コンデンサ１０が例示的に示されている。
コンデンサ１０が例示的に示されている。
多重層セラミックタイプのものとすることのできる前記
コンデンサは多数個の反対極性からなる電極を含んでい
る。前記コンデンサを電気回路内に採用するためには、
同類の極性からなる埋められた種々の電極を連結する電
気接続部をコンデンサ上に形成してやる必要がある。端
末部は回路に対してはんだ付又はその他の方法で連結さ
れることが可能である。
コンデンサは多数個の反対極性からなる電極を含んでい
る。前記コンデンサを電気回路内に採用するためには、
同類の極性からなる埋められた種々の電極を連結する電
気接続部をコンデンサ上に形成してやる必要がある。端
末部は回路に対してはんだ付又はその他の方法で連結さ
れることが可能である。
第１図に例示した実施例においては、コンデンサの電極
はコンデンサの最上側表面１２上に露出した上向きに延
びるタブ１１を含んでいる。かくして、前記コンデンサ
をして有用な電子袋Ｗならしめるためには、導電性物質
をタブ上に堆積させねばならない。
はコンデンサの最上側表面１２上に露出した上向きに延
びるタブ１１を含んでいる。かくして、前記コンデンサ
をして有用な電子袋Ｗならしめるためには、導電性物質
をタブ上に堆積させねばならない。
限定的ではなく、例示的に述べるのであるが、前記導電
性物質を多重層、特に他の層内にカプセル化した層から
構成することがしばしば必要となるか又は望ましくなる
ことが多い。例を挙げるならば、ある種の金属物質はす
ぐれた導電特性を幅えながら、セラミックの表面に」分
に付着することが出来ないので、前記初期層すなわちタ
ブ係合層のような金属の使用が対策として採用される。
性物質を多重層、特に他の層内にカプセル化した層から
構成することがしばしば必要となるか又は望ましくなる
ことが多い。例を挙げるならば、ある種の金属物質はす
ぐれた導電特性を幅えながら、セラミックの表面に」分
に付着することが出来ないので、前記初期層すなわちタ
ブ係合層のような金属の使用が対策として採用される。
更に別の金属もセラミックに対して十分に付着すること
が出来るかも知れないが、同金属は不当に高い抵抗を示
す。導体路の組成を決定するに当って考慮すべき付加的
因子はタブを形成している金属とある種の金属が反応し
、その結果時間経過とともに導体とタブとの接続部が劣
下する可能性があるということである。更に別の考慮す
べき点は。
が出来るかも知れないが、同金属は不当に高い抵抗を示
す。導体路の組成を決定するに当って考慮すべき付加的
因子はタブを形成している金属とある種の金属が反応し
、その結果時間経過とともに導体とタブとの接続部が劣
下する可能性があるということである。更に別の考慮す
べき点は。
ある種の高度に導電性のある金属は周囲温度にさらされ
た時に酸化して、金属に対して効果的な外部電気接続部
を提供するという能力を損なうという事実である。前述
のことから理解されるように、種々の理由の故に、マス
キング及び再マスキングをすることなく種々の幅の重畳
された導体路を正確に適用することが出来ることが極め
て望ましい。
た時に酸化して、金属に対して効果的な外部電気接続部
を提供するという能力を損なうという事実である。前述
のことから理解されるように、種々の理由の故に、マス
キング及び再マスキングをすることなく種々の幅の重畳
された導体路を正確に適用することが出来ることが極め
て望ましい。
第２図乃至第５図を参照すると、第２図には第１図のコ
ンデンサの一部が断面にし示されている。
ンデンサの一部が断面にし示されている。
例示的に述べると、タブ１１はコンデンサの上側表面１
２において露出された最上側表面１３を備えている。一
連のタブ１１を連結する導体路を形成するために、本発
明によれば、好ましくは金属から形成されたマスク部材
１４が設けられている。
２において露出された最上側表面１３を備えている。一
連のタブ１１を連結する導体路を形成するために、本発
明によれば、好ましくは金属から形成されたマスク部材
１４が設けられている。
このマスク部材１４はコンデン）１″１０上に重ね合わ
されて、導体路すなわち母線によって接続されるようタ
ブの上側表面上に横たわっている。
されて、導体路すなわち母線によって接続されるようタ
ブの上側表面上に横たわっている。
マスク１４の特徴は穴１５の形状にあるが、この穴を通
って導体路を形成するための金属が堆積される。より具
体的に言うならば、前記マスクは幅の広い入口領域１６
、相対するナイフェツジ１７．１７によって画成された
幅の狭いウェイスト領域及びコンデンサと近接する表面
における幅の広いベース領１１８を含んでいる。
って導体路を形成するための金属が堆積される。より具
体的に言うならば、前記マスクは幅の広い入口領域１６
、相対するナイフェツジ１７．１７によって画成された
幅の狭いウェイスト領域及びコンデンサと近接する表面
における幅の広いベース領１１８を含んでいる。
前述したように、本発明の方法は本質的に種々変化する
堆積パターンを得られる代替的堆積プロセスを使用する
ことに依存している。より詳細には、約１０−２〜１０
−３トールの圧力下で行なわれる周知のスパッタ法は散
乱路内で原子が堆積されることを特徴としているという
事実を利用している。これに対して貞空蒸Ｍ法は１０〜
４トール又はそれ以下のより高度な排気雰囲気で典型的
には実施されるものであるが、同法によれば原子粒子は
より長い平均路を移動するので基本的に散乱することは
ない。
堆積パターンを得られる代替的堆積プロセスを使用する
ことに依存している。より詳細には、約１０−２〜１０
−３トールの圧力下で行なわれる周知のスパッタ法は散
乱路内で原子が堆積されることを特徴としているという
事実を利用している。これに対して貞空蒸Ｍ法は１０〜
４トール又はそれ以下のより高度な排気雰囲気で典型的
には実施されるものであるが、同法によれば原子粒子は
より長い平均路を移動するので基本的に散乱することは
ない。
次に第３図を参照すると、マスクされたコンデンサは最
初のスパッタリング段階にさらされ、その結果例示的に
はタングステン原子とすることの出来る金属イオンが矢
印１９であられされる種々の角度路に沿って堆積される
。第３図に例示された堆積段階は幅の広いベース領ＩＪ
１８全体を基本的に充満する金ｊｉｌｔ２０からなるタ
ブ１１と符合する表面１２が形成される。マスクの形状
はその上側及び下側表面において幅広く、ナイフェツジ
１７間における中間領域において幅が狭いので、形成さ
れた金属ストリップ２０はその幅がベース部分１８の幅
とほぼ等しくなる。
初のスパッタリング段階にさらされ、その結果例示的に
はタングステン原子とすることの出来る金属イオンが矢
印１９であられされる種々の角度路に沿って堆積される
。第３図に例示された堆積段階は幅の広いベース領ＩＪ
１８全体を基本的に充満する金ｊｉｌｔ２０からなるタ
ブ１１と符合する表面１２が形成される。マスクの形状
はその上側及び下側表面において幅広く、ナイフェツジ
１７間における中間領域において幅が狭いので、形成さ
れた金属ストリップ２０はその幅がベース部分１８の幅
とほぼ等しくなる。
金属層２ｏを堆積させた後には、マスクされたコンデン
サは更に蒸着段階にさらされ、そこで例示的にはアルミ
ニウムとすることの出来る金属粒子が矢印２１の方向に
Ｎ、ＭＩされる。蒸着段階は本質的に堆積路が線形であ
り、散乱しないのでナイフェツジ１７．１７間の領域と
符合する粒子のみがマスク中を通過し、そのような粒子
は第一に堆積された金属層２０上に重ね合わされたより
幅狭の金属ストリップ２２を形成する。第４図から明ら
かなように、前記！２２は舶記第−の堆積層２０の中央
部分のみを覆う。
サは更に蒸着段階にさらされ、そこで例示的にはアルミ
ニウムとすることの出来る金属粒子が矢印２１の方向に
Ｎ、ＭＩされる。蒸着段階は本質的に堆積路が線形であ
り、散乱しないのでナイフェツジ１７．１７間の領域と
符合する粒子のみがマスク中を通過し、そのような粒子
は第一に堆積された金属層２０上に重ね合わされたより
幅狭の金属ストリップ２２を形成する。第４図から明ら
かなように、前記！２２は舶記第−の堆積層２０の中央
部分のみを覆う。
第４図において、マスク及び基板は再びスパッタリング
段階にさらされ、そこで原子粒子が矢印２３の方向に堆
積される。堆積の方向がばらつくことを考えると、粒状
物質はナイフェツジ１７゜１７間に画成された開口より
も幅の広い路内に堆積され、その結果例示的にはタング
ステンとすることの出来る被覆ＦＩ２３が層２２上のみ
ならず層２２によって覆われていない層２０の部分上に
も形成される。かくして明らかなように、カプセル化さ
れた層２２がスパッタリング段階で得られた上側及び下
側層２３及び２０間に堆積される。
段階にさらされ、そこで原子粒子が矢印２３の方向に堆
積される。堆積の方向がばらつくことを考えると、粒状
物質はナイフェツジ１７゜１７間に画成された開口より
も幅の広い路内に堆積され、その結果例示的にはタング
ステンとすることの出来る被覆ＦＩ２３が層２２上のみ
ならず層２２によって覆われていない層２０の部分上に
も形成される。かくして明らかなように、カプセル化さ
れた層２２がスパッタリング段階で得られた上側及び下
側層２３及び２０間に堆積される。
本発明に係る工程は種々のマスク寸法を利用して効果的
に実施することが出来るが、本発明を実施するのに現在
の所最良であると考えられる実施例を例示するために幾
つかの例示的値を挙げるのが望ましいであろう。７６．
２〜２０３．２μｍ（３〜８ミル）の間のマスク厚味を
用いると良い結果が得られている。パターンの幅はマス
ク厚味の約０．７５〜約１．５倍の比率内にあるべきで
ある。あまりにも厚いマスクを用いると２つの金属化プ
ロセス間における有効差異がそのような状況では減少し
てしまうからである。効果的に実施された例示的工程に
おいては、１０１．６μｍ（４ミル）の厚味のマスクが
採用されており、パターン開口はナイフェツジ１７間の
その最も幅の狭い地点において１０１．６μｍ（４ミル
）の幅であり、最も広い所（頂部及び底部）で約１２７
μｍ（５ミル）である。前述のようなマスクを用いて、
約１２７μｍ（５ミル）の幅のスパッタされたタングス
テンストリップが形成され、真空蒸着で堆積されたアル
ミニウムが下側タングステンストリップ上に心を合わせ
た１０６．７μｍ（４，２ミル）の幅のストリップを画
成している。
に実施することが出来るが、本発明を実施するのに現在
の所最良であると考えられる実施例を例示するために幾
つかの例示的値を挙げるのが望ましいであろう。７６．
２〜２０３．２μｍ（３〜８ミル）の間のマスク厚味を
用いると良い結果が得られている。パターンの幅はマス
ク厚味の約０．７５〜約１．５倍の比率内にあるべきで
ある。あまりにも厚いマスクを用いると２つの金属化プ
ロセス間における有効差異がそのような状況では減少し
てしまうからである。効果的に実施された例示的工程に
おいては、１０１．６μｍ（４ミル）の厚味のマスクが
採用されており、パターン開口はナイフェツジ１７間の
その最も幅の狭い地点において１０１．６μｍ（４ミル
）の幅であり、最も広い所（頂部及び底部）で約１２７
μｍ（５ミル）である。前述のようなマスクを用いて、
約１２７μｍ（５ミル）の幅のスパッタされたタングス
テンストリップが形成され、真空蒸着で堆積されたアル
ミニウムが下側タングステンストリップ上に心を合わせ
た１０６．７μｍ（４，２ミル）の幅のストリップを画
成している。
またナイフェツジ１７は必ずしもマスクの厚味の精確に
中央に配置する必要がないということも経験的にわかっ
ている。理想的に言えば、前記ナイフェツジはそれらが
マスクの最上側エツジから２５％〜５０％の範囲内のあ
る地点に配置された時に最も効果的に作動することが判
明している。
中央に配置する必要がないということも経験的にわかっ
ている。理想的に言えば、前記ナイフェツジはそれらが
マスクの最上側エツジから２５％〜５０％の範囲内のあ
る地点に配置された時に最も効果的に作動することが判
明している。
本プロセスはセラミック基板内に埋め込まれた電極から
延びる露出タブを覆い、電気的に接続する端子を形成す
ることに関連して例示されているが、容易に理解される
ように、そのようなプロセスの利用の仕方は決して限定
的なものと受取るべきではない。前記プロセスは異なる
幅の連続する金属層を再マスキングすることなく堆積す
ることが望まれる種々の状況において有益に採用するこ
とが可能である。再マスキングを省略するということは
小さな寸法の精密電子部品を製造する際特に重要となっ
てくる。
延びる露出タブを覆い、電気的に接続する端子を形成す
ることに関連して例示されているが、容易に理解される
ように、そのようなプロセスの利用の仕方は決して限定
的なものと受取るべきではない。前記プロセスは異なる
幅の連続する金属層を再マスキングすることなく堆積す
ることが望まれる種々の状況において有益に採用するこ
とが可能である。再マスキングを省略するということは
小さな寸法の精密電子部品を製造する際特に重要となっ
てくる。
本発明によれば、特定の用途に対して理想的特性を備え
た金属を容易に堆積することが可能である。例を挙げる
ならば、第一の層はその非不活性さ及び基板に対する付
着性を考えて選択される。
た金属を容易に堆積することが可能である。例を挙げる
ならば、第一の層はその非不活性さ及び基板に対する付
着性を考えて選択される。
第二の層はその高導電度を考えて選択することが出来、
酸化に対する耐久性を考慮して選択する必要はない。何
故ならば第二の層はこれを遮蔽する作用をする第三の層
によって容易に覆うことが可能だからである。
酸化に対する耐久性を考慮して選択する必要はない。何
故ならば第二の層はこれを遮蔽する作用をする第三の層
によって容易に覆うことが可能だからである。
当業界で周知の種々の装置を採用して前記蒸着及びスパ
ッタリング段階を実施することが出来る。
ッタリング段階を実施することが出来る。
金属コーティング業界の当業者ならば容易にわかるよう
に、選択すべき特定の堆積装置はコーティングすべき物
体の寸法、堆積される金属の種類、所望の生産速度、必
然的に堆積される金属の吊及び種々の類似の因子に大い
に依存する。また本方法の詳細における種々の変更例は
当業者にとっては自明であり、本明細占にとってもなじ
むものである。従って、本発明は特許請求の範囲内で幅
広く構成されるべきものである。
に、選択すべき特定の堆積装置はコーティングすべき物
体の寸法、堆積される金属の種類、所望の生産速度、必
然的に堆積される金属の吊及び種々の類似の因子に大い
に依存する。また本方法の詳細における種々の変更例は
当業者にとっては自明であり、本明細占にとってもなじ
むものである。従って、本発明は特許請求の範囲内で幅
広く構成されるべきものである。
第１図は本発明の方法を有効に採用することの出来るタ
イプの電子装置を図式的に示した平面図である。 第２図から第５図はある基板並びに本発明に係るマスク
と関連して本方法を実１Ａするための順次工程を示す図
式図である。 １１・・・タブ、１３・・・最上側表面、１４・・・マ
スク部材、１ｏ・・・コンデンサ、１５・・・孔、１６
・・・幅の広い入口領域、１７．１７・・・ナイフェツ
ジ、１８・・・幅の広いベース領域、２２・・・金属ス
トリップ、２０．２３・・・スパッタリングで形成され
た層。
イプの電子装置を図式的に示した平面図である。 第２図から第５図はある基板並びに本発明に係るマスク
と関連して本方法を実１Ａするための順次工程を示す図
式図である。 １１・・・タブ、１３・・・最上側表面、１４・・・マ
スク部材、１ｏ・・・コンデンサ、１５・・・孔、１６
・・・幅の広い入口領域、１７．１７・・・ナイフェツ
ジ、１８・・・幅の広いベース領域、２２・・・金属ス
トリップ、２０．２３・・・スパッタリングで形成され
た層。
Claims (5)
- （１） 絶縁性基板又はその類い上に重ね合わせたかカ
プセル化した金属導電路を提供する方法であつて、上側
及び下側表面並びそれらを貫通して形成された孔を備え
たマスク部材を設ける段階にして、当該孔は前記下側表
面における幅広のベース部分と、前記上側及び下側表面
間に介在した前記ベース部分よりも小さな横断寸法を有
する絞られた首部分を含んでいる段階と、前記マスクを
基板に対して配置する段階にして、前記下側表面が前記
基板と係合するような状態で配置する段階と、その後前
記マスクを介してイオン堆積段階により金属パターンを
堆積し、前記孔の前記首部分の平面で眺めた横断寸法に
基本的に適合する第一の金属パターンを形成せしめる段
階と、その後前記マスクの前記孔を介してスパッタリン
グ法によつて金属を堆積し、前記第一の金属パターンを
覆う関係で第二の金属パターンを形成する段階にして、
前記第二の金属パターンは前記第一の金属パターンを越
えて横方向に延び、基本的に前記孔の前記ベース部分の
平面内諸寸法に符合しており、かくて前記第一の金属パ
ターンは前記第二の金属パターンの下方に力カプセル化
されている形成段階とを有する方法。 - （２） 特許請求の範囲第１項に記載の方法において、
前記第一の金属パターンが前記マスクを介して前記基板
上に堆積された以前の金属パターン上に適用されており
、前記以前の金属パターンはスパッタリングによつて添
加されており、かくて前記以前の金属パターンの幅は前
記ベース部分の幅とほぼ等しいことを特徴とする方法。 - （３） 基板上に異なる横断方向寸法の重ね合わせた金
属領域を形成する方法であつて、貫通孔を備えたマスク
を提供する段階にして前記孔はその諸部分が前記マスク
の下側表面において他の部分よりも広いことを特徴とす
る段階と、前記マスクの前記下側表面を基体に対して配
置する段階と、前記マスクを介して蒸着法により前記基
板上に第一の金属層を堆積させ、以つて前記孔の前記他
の部分の寸法と平面で眺めてほぼ等しい寸法の金属パタ
ーンを形成する段階と、前記マスクを前記基板から除去
することなくスパッタリング法により前記マスクを介し
て前記基板上に第二の金属層を堆積し、以つて平面で見
て前記ベース部分の寸法とほぼ等しい寸法を有する金属
パターンを前記第一の層を覆う関係にて形成する段階と
を有する方法。 - （４） 特許請求の範囲第３項に記載され、ベース金属
層を前記マスクを介して前記基板上にスパッタ堆積し、
以つて前記第一及び第二の金属層を堆積するのに先立つ
て、前記ベース部分の平面で眺めた寸法とほぼ等しい寸
法を備えた金属パターンを前記基板上に画成し、三層構
造を形成させる段階を含む方法において、前記第一の金
属層は前記ベース層と前記第二の金属層間にカプセル化
されることを特徴とする方法。 - （５） 特許請求の範囲第３項に記載の方法において、
前記マスク内の前記孔の前記上側表面における寸法は前
記マスクの前記他の部分の寸法よりも大きいことを特徴
とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US209588 | 1988-06-22 | ||
| US07/209,588 US4830723A (en) | 1988-06-22 | 1988-06-22 | Method of encapsulating conductors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01321612A true JPH01321612A (ja) | 1989-12-27 |
Family
ID=22779385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1040145A Pending JPH01321612A (ja) | 1988-06-22 | 1989-02-20 | 重ね合わせたかカプセル化した金属導電路を提供する方法 |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4830723A (ja) |
| JP (1) | JPH01321612A (ja) |
| KR (1) | KR900000499A (ja) |
| BR (1) | BR8901600A (ja) |
| CH (1) | CH678378A5 (ja) |
| DE (1) | DE3906018A1 (ja) |
| ES (1) | ES2010414A6 (ja) |
| FR (1) | FR2633453B1 (ja) |
| GB (1) | GB2220108B (ja) |
| IT (1) | IT1229172B (ja) |
| NL (1) | NL8900367A (ja) |
| SE (1) | SE467811B (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0384745B1 (en) * | 1989-02-23 | 1995-02-15 | Inax Corporation | System for making composite blocks |
| US5223108A (en) * | 1991-12-30 | 1993-06-29 | Materials Research Corporation | Extended lifetime collimator |
| IL102120A (en) * | 1992-06-05 | 1994-08-26 | Persys Technology Ltd | Mask, assembly and method for facilitating equipment quality control for semiconductor wafer production |
| US5427983A (en) * | 1992-12-29 | 1995-06-27 | International Business Machines Corporation | Process for corrosion free multi-layer metal conductors |
| US5484640A (en) * | 1994-02-16 | 1996-01-16 | Eldim, Inc. | Honeycomb structure having stiffening ribs and method and apparatus for making same |
| US6344234B1 (en) * | 1995-06-07 | 2002-02-05 | International Business Machines Corportion | Method for forming reflowed solder ball with low melting point metal cap |
| US5863396A (en) * | 1996-10-25 | 1999-01-26 | Applied Materials, Inc. | Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck |
| US6153491A (en) * | 1997-05-29 | 2000-11-28 | International Business Machines Corporation | Overhanging separator for self-defining discontinuous film |
| US6000270A (en) * | 1997-06-03 | 1999-12-14 | Sjm Engineering, Inc. | Collimator having tapered edges and method of making the same |
| JP2991175B2 (ja) | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
| US6266228B1 (en) | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| US6292350B1 (en) | 1997-11-10 | 2001-09-18 | Murata Manufacturing, Co., Ltd | Multilayer capacitor |
| US6266229B1 (en) | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| US6549395B1 (en) | 1997-11-14 | 2003-04-15 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
| US6051273A (en) * | 1997-11-18 | 2000-04-18 | International Business Machines Corporation | Method for forming features upon a substrate |
| US6096404A (en) * | 1997-12-05 | 2000-08-01 | Applied Materials, Inc. | Full face mask for capacitance-voltage measurements |
| US6030513A (en) * | 1997-12-05 | 2000-02-29 | Applied Materials, Inc. | Full face mask for capacitance-voltage measurements |
| JP3548821B2 (ja) | 1999-05-10 | 2004-07-28 | 株式会社村田製作所 | 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 |
| JP3476127B2 (ja) | 1999-05-10 | 2003-12-10 | 株式会社村田製作所 | 積層コンデンサ |
| US6327134B1 (en) | 1999-10-18 | 2001-12-04 | Murata Manufacturing Co., Ltd. | Multi-layer capacitor, wiring board, and high-frequency circuit |
| JP3489729B2 (ja) | 1999-11-19 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
| JP3901122B2 (ja) * | 2003-05-07 | 2007-04-04 | ソニー株式会社 | アルカリ電池の負極カップの製法 |
| EP1653788A1 (de) * | 2004-10-28 | 2006-05-03 | Delphi Technologies, Inc. | Schattenmaske zur erzeugung eines elektrisch leitenden bereiches auf einem dreidimensionalen schaltungsträger |
| US8242878B2 (en) | 2008-09-05 | 2012-08-14 | Vishay Dale Electronics, Inc. | Resistor and method for making same |
| US9142533B2 (en) * | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
| US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
| US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
| US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4024041A (en) * | 1974-12-18 | 1977-05-17 | Hitachi, Ltd. | Method of forming deposition films for use in multi-layer metallization |
| US4561954A (en) * | 1985-01-22 | 1985-12-31 | Avx Corporation | Method of applying terminations to ceramic bodies |
| US4741077A (en) * | 1987-05-15 | 1988-05-03 | Sfe Technologies | End terminations for capacitors |
| US4740863A (en) * | 1987-05-15 | 1988-04-26 | Sfe Technologies | Current-limiting thin film termination for capacitors |
-
1988
- 1988-06-22 US US07/209,588 patent/US4830723A/en not_active Expired - Fee Related
-
1989
- 1989-02-01 GB GB8902168A patent/GB2220108B/en not_active Expired - Lifetime
- 1989-02-07 FR FR8901552A patent/FR2633453B1/fr not_active Expired - Lifetime
- 1989-02-09 CH CH443/89A patent/CH678378A5/fr not_active IP Right Cessation
- 1989-02-13 KR KR1019890001623A patent/KR900000499A/ko not_active Withdrawn
- 1989-02-15 NL NL8900367A patent/NL8900367A/nl not_active Application Discontinuation
- 1989-02-20 JP JP1040145A patent/JPH01321612A/ja active Pending
- 1989-02-22 SE SE8900611A patent/SE467811B/sv not_active IP Right Cessation
- 1989-02-22 ES ES8900636A patent/ES2010414A6/es not_active Expired
- 1989-02-27 DE DE3906018A patent/DE3906018A1/de not_active Withdrawn
- 1989-04-05 BR BR898901600A patent/BR8901600A/pt active Search and Examination
- 1989-04-10 IT IT8920087A patent/IT1229172B/it active
Also Published As
| Publication number | Publication date |
|---|---|
| IT1229172B (it) | 1991-07-22 |
| GB2220108A (en) | 1989-12-28 |
| GB2220108B (en) | 1992-12-09 |
| NL8900367A (nl) | 1990-01-16 |
| DE3906018A1 (de) | 1989-12-28 |
| FR2633453A1 (fr) | 1989-12-29 |
| IT8920087A0 (it) | 1989-04-10 |
| SE8900611D0 (sv) | 1989-02-22 |
| SE467811B (sv) | 1992-09-14 |
| KR900000499A (ko) | 1990-01-30 |
| FR2633453B1 (fr) | 1992-11-06 |
| US4830723A (en) | 1989-05-16 |
| BR8901600A (pt) | 1990-04-10 |
| GB8902168D0 (en) | 1989-03-22 |
| CH678378A5 (ja) | 1991-08-30 |
| ES2010414A6 (es) | 1989-11-01 |
| SE8900611L (sv) | 1989-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4830723A (en) | Method of encapsulating conductors | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| FR2589275A1 (fr) | Structures de condensateur en metal refractaire, plus particulierement pour dispositifs a circuits integres analogiques | |
| JPH07273118A (ja) | 配線、電極の形成方法 | |
| JPH02504092A (ja) | 積層回路における層間導電路の製造 | |
| JPH03165501A (ja) | チップ形電気抵抗器およびその製造方法 | |
| JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
| US3597839A (en) | Circuit interconnection method for microelectronic circuitry | |
| JPH02324A (ja) | 導電膜回路およびその製造方法 | |
| WO2021073820A1 (de) | Sensorelement und verfahren zur herstellung eines sensorelements | |
| US3764379A (en) | Diminishing mask wearout during terminal formation | |
| JPS62274624A (ja) | 半導体装置の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH01253257A (ja) | 半導体集積デバイス | |
| JPS61290740A (ja) | 半導体装置の製造方法 | |
| JPS5916430B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP2976048B2 (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH03156928A (ja) | 半導体装置及びその製造方法 | |
| JPS61208847A (ja) | 金属配線層の形成方法 | |
| JPH0467635A (ja) | 配線の形成方法 | |
| JPH04271106A (ja) | コンデンサおよびコンデンサネットワークおよび抵抗コンデンサネットワーク | |
| KR970007832B1 (ko) | 반도체 소자의 콘택체인 패턴 형성방법 | |
| JPS62162326A (ja) | 半導体装置の製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH0256970A (ja) | 薄膜トランジスタとその製造方法 |