JPH0132588B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイジタル・オーデイオデイスクプレ
ーヤーに関し、特にデイスクを線速度一定として
回転させるために設けられているスピンドルモー
ターの回転制御回路に関するものである。

〔従来技術〕

デイジタル・オーデイオデイスクプレーヤー
は、デイジタル化したオーデイオ信号および同期
信号を線速度一定として光学的に高密度で記録し
たデイスクを再生するものであり、高忠実度の再
生が得られる優れた特長を有している。ここで、
デイスク上に記録される信号フオーマツトは例え
ば第４図に示すように定められている。つまり、
１フレームを一定数のビツト（例えば588ビツト）
によつて構成し、このフレームが連続して同一デ
イスク上に線速度一定として記録されている。そ
して、この各フレームに於ける信号フオーマツト
は、同期部Ａと情報部Ｂとに区分されており、同
期部Ａは各フレームの冒頭部に位置ずけられてい
る。また、同期部Ａは第１図に示すように22ビツ
トによつて構成されており。最初の11ビツトが連
続して“０”のときには続く11ビツトが連続して
“１”となり、最初の11ビツトが連続して“１”
のときには続く11ビツトが連続して“０”となる
ように設定されている。そしてこの場合、最初の
11ビツトはその前のフレームの末尾ビツトに対し
て逆になるよう設定されており、このようにして
予め定められた単位ビツト（11ビツト）で“０”
または“１”が連なるフオーマツトは１フレーム
中に於いてこの同期部Ａのみに限定されている。
すなわち、情報部Ｂはいかなる場合であつても11
ビツト単位の“０”または“１”が連なるフオー
マツトが生じないように構成されている。また、
情報部Ｂは無信号時に於ける直流化を防止するた
めに、常に３ビツト以上にわたつて“１”信号ま
たは“０”信号が連続する信号となつており、従
つて、情報部Ｂは３＜Ｂ≦11ビツトの範囲にわた
つてのみ連続する信号として表わされることにな
る。

このように構成されたデイジタル・オーデイオ
デイスクは、線速度一定としてデイスク上のデイ
ジタル信号を光学的に読み取つて復調することに
より、高忠実度の再生信号が容易に得られるもの
である。

この場合、高忠実度再生を行なう上で最も重要
な事は、再生時に於けるデイスクの回転が正確に
線速度一定となるように、ピツクアツプの位置に
応じてスピンドルモーターの回転を制御すること
である。

ここで、スピンドルモーターの回転制御に於い
ては、粗調整系と微調整系の２系列によつてなさ
れており、粗調整系は再生信号のスペクトラムを
Ｆ−Ｖ変換した信号を用いて制御を行ない、微調
整系は再生信号に含まれるデータに同期して発生
されるビツトクロツクと水晶精度の基準クロツク
との位相比較出力を用いて制御することにより基
準回転に対して±１％の範囲に微調している。そ
して、このようにして発生された粗調整系および
微調整系の制御信号は、互いに加算された後にモ
ーター駆動回路に供給されてスピンドルモーター
の制御を行なつている。そして、デイスクの内周
を再生する場合と外周を再生する場合に於けるス
ピンドルモーターの回転差は２倍以上となり、こ
れに伴なつて制御範囲は極めて広いものとなつて
いる。

〔発明が解決しようとしている問題点〕

しかしながら、上述した構成によるスピンドル
モーターの制御回路に於いては、ピツクアツプか
ら供給される再生信号のスペクトラムを利用して
スピンドルモーターの回転数を正常回転時の10％
以内に合せるようにしているが、再生信号に含ま
れるデータの内容によりスペクトラムが変動し、
これに伴なつて粗調整が素早く行なえない場合が
生ずる。また、微調整系に於いて発生されるサン
プリングクロツク信号は、再生信号に対して正確
に同期させるために位相ロツクループ構成による
サンプリングクロツク発生回路が用いられている
が、このサンプリングクロツク発生回路の位相ロ
ツクループは正常回転時に対して±10％の回転時
に於ける再生信号に対してのみしか同期が取れ
ず、従つて上述したように粗調整系が不安定な場
合にはサンプリングクロツクの発生が行なえなく
なつてしまう等の種々の問題を有している。

〔問題を解決するための手段〕

従つて、本発明によるデイジタル・オーデイオ
デイスクプレーヤーの回転制御回路は、デイジタ
ル・オーデイオデイスクの再生信号フオーマツト
に於いては、前述したように同一信号が連続する
範囲を３ビツト以上で11ビツト以下と特定してい
ることに着目し、再生信号に同一信号の連続範囲
が３ビツト未満の信号が含まれている場合にはス
ピンドルモーターを加速制御し、同一信号の連続
範囲が12ビツト以上の信号が含まれている場合に
はスピンドルモーターを減速制御することにより
粗調整制御を行なうものである。

〔作用〕

従つて、このように構成された粗調整系を有す
るデイジタル・オーデイオデイスクプレーヤーの
回転制御回路に於いては、再生信号中のデータの
内容に関係なくスピンドルモーターの回転数を粗
調整することが出来るために、回転数の粗調整制
御が正確にかつ安定した状態で行なえることにな
る。また、本発明に於いては、粗調整制御によつ
てスピンドルモーターの回転数を正常回転時の10
％以内に素早く合せることが出来るために、サン
プリングクロツク信号を発生するサンプリングク
ロツク発生回路を構成する位相ロツクループのか
かりが良くなり、これに伴なつてスピンドルモー
ターの回転が素早く安定化される。

〔実施例〕

第１図は本発明によるデイジタル・オーデイオ
デイスクプレーヤーの回転制御回路の一実施例を
示す回路図である。同図に於いて１はピツクアツ
プから供給される再生信号（EFMデータ）Ｃの
立ち上りを検出する立ち上り検出回路、２は再生
信号Ｃの立ち下りを検出する立ち下り検出回路、
３はＳ−Ｒタイプの第１フリツプフロツプ回路で
あつて、立ち上り検出回路１の出力信号によつて
セツトされるとともに、後述する５ビツト構成に
よるカウンタの出力ポートP₁から発生される出
力信号によりリセツトされる。４はノアゲートで
あつて、再生信号Ａと第１フリツプフロツプ回路
３のリセツト出力信号とを入力としている。５は
Ｓ−Ｒタイプの第２フリツプフロツプ回路であつ
て、立ち上り検出回路１の出力信号によつてセツ
トされるとともに、立ち下り検出回路２の出力信
号によつてリセツトされる。６は第２フリツプフ
ロツプ回路５のセツト出力信号発生期間に於いて
のみ、標準回転時の再生信号に含まれる信号のビ
ツトレートに一致する基準クロツク信号Ｄ
（4.3218MHz）を出力するアンドゲートである。
７は５ビツト構成によるカウンタであつて、立ち
下り検出回路２の出力信号によつてクリアされた
後に、アンドゲート６から供給される基準クロツ
ク信号D′を順次計数し、その計数値がｎ＝３に
達すると出力ポートP₁から出力を発生し、ｎ＝
12に達すると出力ポートP₂から出力を発生する。
８はカウンタ７の出力ポートP₂から発生される
出力信号によりセツトされるとともに、立ち下り
検出回路２の出力信号によつてリセツトされるＳ
−Ｒタイプの第３フリツプフロツプ回路、９はノ
アゲート４の出力信号を負極入力とし、第３フリ
ツプフロツプ回路８のセツト出力を正極入力とす
る加算器であつて、その出力信号はローパスフイ
ルター１０に於いて平滑された後に、粗調整信号
として出力される。

この様に構成された回路に於いて、例えば第２
図ａに示す再生信号Ｃが供給されると、立ち上り
検出回路１および立ち下り検出回路２は再生信号
Ｃの立ち上りおよび立ち下りを検出して第２図
ｂ，ｃに示す出力信号Ｅ，Ｆを発生しており、立
ち下り検出回路２の出力信号Ｆによつて第２、第
３フリツプフロツプ回路５，８がリセツトされる
とともに、カウンタ７がクリアされている。そし
て、立ち上り検出回路１から第２図ｂに示す様
に、再生信号Ｃが立ち上る時点t₁に於いて出力信
号Ｅが発生されると、第１、第２フリツプフロツ
プ回路５からセツト出力信号Ｇが第２図ｄに示す
ように発生され、立ち下り検出回路２から出力信
号Ｆが発生されるとリセツトされることによつ
て、再生信号Ａの供給期間を取り出していること
になる。そして、この第２フリツプフロツプ回路
５の出力信号Ｇが“Ｈ”となる再生信号Ａの供給
期間に於いては、アンドゲート６が開となること
から基準クロツク信号ＤがD′として順次カウン
タ７のクロツク入力端CPに供給される。カウン
タ７は基準ビツトレートの基準クロツク信号
D′を順次計数し、その計数値ｎがｎ＝３に達す
ると出力ポートP₁から出力信号Ｇを発生し、ｎ
＝12に達すると出力ポートP₂から出力信号Ｈを
発生する。

一方、第１フリツプフロツプ回路３は、出力信
号Ｅによつて再生信号Ｃの立ち上りと同時にセツ
トされるとともに、カウンタ７の出力信号Ｇによ
つてリセツトするために、そのリセツト出力信号
Ｉは第２図ｄに示す様に時点t₁から出力信号Ｇが
“Ｈ”となるまでの期間に於いて“Ｈ”となる。
ここで、スピンドルモーターの回転が遅い場合に
は、３〜11ビツトの範囲の連続信号として特定さ
れている記録信号は、第２図ａに示す様に再生信
号Ａの“Ｈ”期間はすべて基準クロツク信号Ｄの
３ビツト期間以上となり、これと伴なつて再生信
号Ｃが“Ｈ”となつて基準クロツク信号D′を３
ビツト計数する毎にカウンタ７から出力信号Ｇが
発生されて第１フリツプフロツプ回路３がリセツ
トされる。従つて、この第１フリツプフロツプ回
路３からは、第２図ｄに示す様に再生信号Ｃの立
ち上り時点t₁から基準クロツク信号D′の３ビツト
期間に於いてのみ“Ｈ”となる出力信号Ｉが発生
される。そして、この出力信号Ｉは、再生信号Ｃ
とともにノアゲート４に供給されるために、ノア
ゲート４の出力信号は第２図ｅに示す様に、“Ｌ”
状態を続ける。つまり、このノアゲート４の出力
信号Ｊが“Ｌ”状態であることは、再生信号Ｃの
“Ｈ”期間がすべて基準クロツク信号Ｄの３ビツ
ト期間以上であることを示している。そして、再
生信号Ｃの“Ｈ”期間がすべて基準クロツク信号
Ｄの３ビツト以上であることは、スピンドルモー
ターの回転数が予め定められた線速度を越えてい
ないことになる。

ここで、スピンドルモーターの回転が遅い場合
には、最大11ビツトされたる信号として記録され
ている情報が第２図ａに時点t₁〜t₄間で示すよう
に伸びて再生されることになる。この結果、カウ
ンタ７は時点t₃に於いてその計数値ｎが12に達す
ることになり、これに伴なつて出力ポートP₂か
ら出力信号Ｈが発生されることから、この出力信
号Ｈによつて第３フリツプフロツプ回路８がトリ
ガされてそのセツト出力Ｋが第２図ｆに示す様に
時点t₄に於いて“Ｈ”となる。そして、再生信号
Ｃが立ち下る時点t₄に達すると、立ち下り検出回
路２の出力信号Ｆが発生されることから、カウン
タ７および第３フリツプフロツプ回路８がリセツ
トされて出力信号Ｋが“Ｌ”に反転する。つま
り、再生信号Ｃが基準クロツク信号Ｄの11ビツト
期間を越える期間に於いて、第３フリツプフロツ
プ回路８の出力信号Ｋが“Ｈ”となる。そして、
この出力信号Ｋは、加算器９の正極入力端に供給
されることから、加算器９から出力信号Ｋの発生
期間毎に正極出力が発生されることになる。

このような動作を12ビツト期間以上にわたつて
連続する再生信号Ａが供給されるごとに実行する
ことにより、その都度加算器９の出力信号が上昇
して増速指令を発することになる。そして、この
加算器９の出力信号は、ローパスフイルタ１０に
於いて平滑されることにより粗調整信号Ｌとして
発生されて図示しないスピンドルモーター駆動回
路に供給されることにより増速制御が行なわれ
る。

この様な増速制御を行なうことにより、再生信
号Ｃに12ビツト期間にわたつて連続する部分が無
くなると、カウンタ７の出力ポートP₂から出力
信号Ｈが発生されなくなることから、第３フリツ
プフロツプ回路８がリセツト状態を続けて増速指
令の発生が中止される。

次にデイスクの線速度が早くなると、線速度が
増加して第３図ａに時点t₁〜t₂間で示すように、
再生信号Ｃに３ビツト期間末間の連続部分が生じ
てしまう。この結果、再生信号Ｃに12ビツト以上
の期間にわたつて“Ｈ”部分が連続する部分が存
在しなくなることから、カウンタ７からは出力信
号Ｈが発生されることが無く、これに伴なつて増
速指令は行なわれない。

一方、第１フリツプフロツプ回路３は、立ち上
り検出回路１の出力信号Ｅによつてセツトされる
とともに、カウンタ７の出力信号Ｇによつてリセ
ツトされるために、そのリセツト出力信号Ｉは第
３図ｄに示す様になる。そして、連続する部分が
３ビツト期間よりも短くなつた再生信号Ｃと、第
１フリツプフロツプ回路３から出力される３ビツ
ト期間を示す出力信号Ｉとはノアゲート４に供給
されることにより、再生信号Ｃの３ビツトからの
短縮分が第３図ｅに示す様に出力信号Ｊとして出
力されることから、この出力信号Ｊの発生時間幅
がスピンドルモーターの基準回路に対する増速分
を表わしていることになる。

この様にして発生された出力信号Ｊは、加算器
９の負極入力端に供給されることから、その出力
信号は出力信号Ｊの発生期間に於いて負極となる
減速指令となつて出力されることになる。そし
て、この減速指令信号は、ローパスフイルタ１０
に於いて平滑されることにより、粗調整信号Ｌと
して図示しないスピンドルモーター駆動回路に供
給されることにより、減速制御が行なわれること
になる。この様な減速制御および前述した加速制
御が繰り返されることにより、スピンドルモータ
ーの回転が予め定められた線速度となる様に制御
される。

従つて、この様に構成された回路に於いては、
デイスクに記録されている情報が３ビツト以上11
ビツト以下の連続信号によつてのみ表わされてい
ることを利用し、再生信号の連続部分が12ビツト
時間以上であることを検出すると増速信号を送出
し、連続部分が３ビツト時間未満である場合には
減速信号を送出するものであるために、従来の様
に再生信号に含まれるデータの変動による影響は
全く受けないことになる。

なお、上記実施例に於いては、基準クロツク信
号Ｂを記録信号のビツトレートと一致させた場合
について説明したが、カウンタとの関係に於いて
再生信号Ａに於ける各連続信号期間を測定出来る
ものであれば良く、例えば基準クロツク信号Ｂを
8.6436MHzとした場合には、カウンタ７の出力ポ
ートP₁は計数値ｎが６に達した時に出力信号Ｅ
を送出し、出力ポートP₂は計数値ｎが24に達し
た時に出力信号Ｆを発生するように変更すれば良
いことになる。

〔発明の効果〕

以上説明したように、本発明によるデイジタ
ル・オーデイオデイスクプレーヤーの回転制御回
路は、再生信号の連続期間が予め定められている
３ビツト期間未満の場合には減速指令を行ない、
再生信号の連続期間が予め定められている11ビツ
ト期間を越える場合には増速指令を発して線速度
一定化の回転制御を行なうものである。よつて、
従来の様に再生信号のデータ変動に伴なう影響は
全く受けなくなり、これに伴なつて線速度一定化
のために行なわれるスピンドルモーターの回転制
御が素早くかつ安定に行なえる。また、上記構成
に於いては、回転ずれに伴なうビツト増減分に比
例した出力信号が回転制御信号として得られるこ
とから、回転が大きくずれた場合に於いても、確
実な回転制御が行なえることになる。更に、上記
構成に於いては、集積化した場合に外付けの抵抗
およびコンデンサを必要とする単安定マルチバイ
ブレーター回路を必要としないことから、全体と
しての集積化に適したものとなる等の種々優れた
効果を有する。

【図面の簡単な説明】

第１図は本発明によるデイジタル・オーデイオ
デイスクプレーヤーの回転制御回路の一実施例を
示す回路図、第２図ａ〜ｆ、第３図ａ〜ｆは第１
図に示す回路の動作を説明するための各部動作波
形図、第４図はデイジタル・オーデイオデイスク
の信号フオーマツトを示す図である。 １……立ち上り検出回路、２……立ち下り検出
回路、３，５，８……第１〜第３フリツプフロツ
プ回路、４……ノアゲート、６……アンドゲー
ト、７……カウンタ、９……加算器、１０……ロ
ーパスフイルタ。

Claims (1)

【特許請求の範囲】
1. １ ピツクアツプから供給される再生信号の立ち
   上り部分を検出する立ち上り検出回路と、前記再
   生信号の立ち下り部分を検出する立ち下り検出回
   路と、前記立ち上り検出回路の出力信号によつて
   セツトされる第１フリツプフロツプ回路と、前記
   立ち上り検出回路の出力信号によつてセツトされ
   るとともに前記立ち下り検出回路の出力信号によ
   りリセツトされる第２フリツプフロツプ回路と、
   この第２フリツプフロツプ回路のセツト出力発生
   期間に於ける基準クロツク信号を計数し、３ビツ
   ト期間を計数した時に第１の出力を発生して前記
   第１フリツプフロツプ回路をリセツトするととも
   に12ビツト期間を計数した時に第２の出力を発生
   するカウンタと、前記第１フリツプフロツプ回路
   の出力信号と前記再生信号とを入力として再生信
   号が３ビツト期間よりも短くなつた部分を取り出
   すゲート回路と、前記カウンタが12ビツト期間を
   計数した時に出力される第２の出力信号によりセ
   ツトされるとともに、前記立ち下り検出回路の出
   力信号によつてリセツトされる第３フリツプフロ
   ツプ回路と、前記ゲート回路の出力を負極入力と
   し、かつ前記第３フリツプフロツプ回路のセツト
   出力を正極入力とする加算器と、この加算器の出
   力信号を平滑してスピンドルモーターに対する回
   転制御信号を送出するローパスフイルタとを設け
   たことを特徴とするデイジタル・オーデイオデイ
   スクプレーヤーの回転制御回路。