JPH0132667B2 - - Google Patents
Info
- Publication number
- JPH0132667B2 JPH0132667B2 JP55123085A JP12308580A JPH0132667B2 JP H0132667 B2 JPH0132667 B2 JP H0132667B2 JP 55123085 A JP55123085 A JP 55123085A JP 12308580 A JP12308580 A JP 12308580A JP H0132667 B2 JPH0132667 B2 JP H0132667B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- epitaxial layer
- conductivity type
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/133—Emitter regions of BJTs
Landscapes
- Bipolar Transistors (AREA)
Description
本発明はトランジスタ、特にエミツタ抵抗を有
するトランジスタに関する。 従来のエミツタ抵抗を有するトランジスタは第
１図に示す如く、コレクタ領域となるＮ型シリコ
ン半導体基板１とＰ型のベース領域２とＮ型のエ
ミツタ領域３より構成され、エミツタ領域３の拡
散抵抗をエミツタ抵抗として用いるものが多かつ
た。しかしながら斯る構造ではエミツタ領域３が
高不純物濃度に形成され且つあまり大面積とでき
ないのでエミツタ抵抗の値は高々１Ω程度が上限
であり、またエミツタ拡散のばらつきによつてエ
ミツタ抵抗値がばらつく欠点を有していた。 本発明は斯上した欠点に鑑みてなされ、従来の
欠点を完全に除去するトランジスタを提供するも
のである。以下に第２図乃至第６図を参照して本
発明の実施例を詳述する。 本発明に依るトランジスタは第２図および第３
図に示す如く、Ｐ型のシリコン半導体基板１０
と、基板１０表面に積まれたＮ型のエピタキシヤ
ル層１１と、エピタキシヤル層１１を貫通して基
板１０に達するＰ＋型の分離領域１２と、分離領
域１２によつて囲まれたエピタキシヤル層１１で
形成される複数の島領域１３，１３…１３と、島
領域１３表面に選択拡散して形成されるＰ型のベ
ース領域１４と、各ベース領域１４表面に選択拡
散して形成されるＮ＋型のエミツタ領域１５と、
各島領域１３の少くともベース領域１４下のエピ
タキシヤル層１１底部に埋め込まれるＮ＋型の埋
め込み層１６と、島領域１３表面から拡散され埋
め込み層１６に達するＮ＋型のコレクタコンタク
ト領域１７と、各々の島領域１３のコレクタコン
タクト領域１７にオーミツク接触し且つ連結して
延在される導電金属のコレクタ電極１８と、各島
領域１３のベース領域１４にオーミツク接触し且
つ連結して延在される導電金属のベース電極１９
と、各島領域１３のエミツタ領域１５にオーミツ
ク接触し且つ隣接した分離領域１２にオーミツク
接触する接続電極２０と、基板１０の裏主面にオ
ーミツク接触するエミツタ電極２１より構成され
る。 半導体基板１０は0.015Ωcm以下の低抵抗のＰ
＋型サブストレート基板１０１とその上に成長さ
れた約10Ωcmの高抵抗のＰ−型エピタキシヤル層
１０２より構成され、このエピタキシヤル層１０
２が主としてエミツタ抵抗として働く。従つてエ
ミツタ抵抗の値はこのエピタキシヤル層１０２の
比抵抗および厚みによつて自由に設計でき、具体
的には200Ω以下の値で用途に応じて任意に選択
できる。 斯上の半導体基板１０表面には所定の埋め込み
層１６を形成する部分に選択的に埋め込み拡散を
行つた後、エピタキシヤル層１１を形成する。こ
のエピタキシヤル層１１は基板１０全面に例えば
２Ωcmで15μｍ厚に積層される。このエピタキシ
ヤル層１１の形成中に埋め込み拡散の不純物も再
拡散されてエピタキシヤル層１１底部に埋め込み
層１６を形成する。 分離領域１２はエピタキシヤル層１１表面から
選択拡散されてエピタキシヤル層１１を貫通して
半導体基板１０に達するＰ＋型の拡散領域として
形成される。分離領域１２の形状は第３図及び第
４図から明らかな様に格子状に形成されるか、ま
たは第５図に示す如く格子の横方向の区切りを除
いた列状に形成される。更に分離領域１２の一番
外側の部分は内側の部分を完全に囲む様に枠を形
成している。 斯る分離領域１２は基板１０および分離領域１
２とエピタキシヤル層１１で形成されるPN接合
で分離される複数個の島領域１３を形成してい
る。この島領域１３には第４図および第５図に示
す様に１個あるいは複数のトランジスタセル２２
が形成される。 このトランジスタセル２２は各島領域１３のコ
レクタ領域となるエピタキシヤル層１１表面にＰ
型のベース領域１４とＮ型のエミツタ領域１５を
二重拡散して形成され、更に前述した各島領域１
３のエピタキシヤル層１１下部にほぼベース領域
１４と対応して形成された埋め込み層１６からの
取り出しを行うために各島領域１３のエピタキシ
ヤル層１１を貫通してN+型のコレクタコンタク
ト領域１７が拡散され埋め込み層１６を連結して
いる。 第３図を参照して更にトランジスタセル２２を
詳述する。第３図ではエピタキシヤル層１１表面
を被覆する酸化膜２３は透明として図示してい
る。格子状の分離領域１２で区画された島領域１
３にトランジスタセル２２が１個形成されてい
る。分離領域１２の内側に点線で示された枠はエ
ピタキシヤル層１１下部に設けられた埋め込み層
１６であり、その大きさは図面からも明らかな様
にベース領域１４とコレクタコンタクト領域１７
を含む様に設計されている。また表面の酸化膜２
３には公知のホトエツチング技術でコレクタコン
タクト領域１７のベース領域１４エミツタ領域１
５およびエミツタ領域１５と隣接した分離領域１
２上に斜線で引いた部分で示されるコンタクト孔
を夫々形成する。然る後アルミニウム等の導電金
属を酸化膜２３上に蒸着し所望の形状にエツチン
グして第３図で上下方向に延在する一点破線で示
したコレクタ電極１８およびベース電極１９と横
方向に延在しエミツタ領域１５と分離領域１２と
を連結する接続電極２０とを形成する。更に基板
１０の裏主面には金−クロム等の導電金属を裏張
りしてエミツタ電極２１を形成し、エミツタの取
り出しおよびトランジスタのヘツダーへの固着に
用いられる。従つて各トランジスタセル２２のエ
ミツタ領域１５は接続電極２０分離領域１２およ
び半導体基板１０を介してエミツタ電極２１から
取り出されるので各エミツタ領域１５には前述し
た如く半導体基板１０で構成されるトルク抵抗が
エミツタ抵抗として接続されることになる。 更に第４図にトランジスタ全体の電極パターン
を示す。各トランジスタセル２２のコレクタコン
タクト領域１７およびベース領域１４にオーミツ
ク接触したコレクタ電極１８およびベース電極１
９は上下方向に夫々反対側に櫛歯状に延在されボ
ンデイングパツドに収束されている。また接続電
極２０は各セル２２に設けられ、エミツタと隣接
した分離領域１２を利用してエミツタ電極２１ま
で導いている。 第５図に示すトランジスタは本発明の他の実施
例で１つの島領域１３に多数のトランジスタセル
２２を形成したものであり、分離領域１２の形状
を除き前述した格子状の分離領域１２を有するト
ランジスタの実施例と同様に形成される。 本発明者はトランジスタセル２２のエミツタ領
域１５の面積を５×10-3mm2としエピタキシヤル層
１１の厚みを異ならしめて次表示す３つのサンプ
ルを形成した。
するトランジスタに関する。 従来のエミツタ抵抗を有するトランジスタは第
１図に示す如く、コレクタ領域となるＮ型シリコ
ン半導体基板１とＰ型のベース領域２とＮ型のエ
ミツタ領域３より構成され、エミツタ領域３の拡
散抵抗をエミツタ抵抗として用いるものが多かつ
た。しかしながら斯る構造ではエミツタ領域３が
高不純物濃度に形成され且つあまり大面積とでき
ないのでエミツタ抵抗の値は高々１Ω程度が上限
であり、またエミツタ拡散のばらつきによつてエ
ミツタ抵抗値がばらつく欠点を有していた。 本発明は斯上した欠点に鑑みてなされ、従来の
欠点を完全に除去するトランジスタを提供するも
のである。以下に第２図乃至第６図を参照して本
発明の実施例を詳述する。 本発明に依るトランジスタは第２図および第３
図に示す如く、Ｐ型のシリコン半導体基板１０
と、基板１０表面に積まれたＮ型のエピタキシヤ
ル層１１と、エピタキシヤル層１１を貫通して基
板１０に達するＰ＋型の分離領域１２と、分離領
域１２によつて囲まれたエピタキシヤル層１１で
形成される複数の島領域１３，１３…１３と、島
領域１３表面に選択拡散して形成されるＰ型のベ
ース領域１４と、各ベース領域１４表面に選択拡
散して形成されるＮ＋型のエミツタ領域１５と、
各島領域１３の少くともベース領域１４下のエピ
タキシヤル層１１底部に埋め込まれるＮ＋型の埋
め込み層１６と、島領域１３表面から拡散され埋
め込み層１６に達するＮ＋型のコレクタコンタク
ト領域１７と、各々の島領域１３のコレクタコン
タクト領域１７にオーミツク接触し且つ連結して
延在される導電金属のコレクタ電極１８と、各島
領域１３のベース領域１４にオーミツク接触し且
つ連結して延在される導電金属のベース電極１９
と、各島領域１３のエミツタ領域１５にオーミツ
ク接触し且つ隣接した分離領域１２にオーミツク
接触する接続電極２０と、基板１０の裏主面にオ
ーミツク接触するエミツタ電極２１より構成され
る。 半導体基板１０は0.015Ωcm以下の低抵抗のＰ
＋型サブストレート基板１０１とその上に成長さ
れた約10Ωcmの高抵抗のＰ−型エピタキシヤル層
１０２より構成され、このエピタキシヤル層１０
２が主としてエミツタ抵抗として働く。従つてエ
ミツタ抵抗の値はこのエピタキシヤル層１０２の
比抵抗および厚みによつて自由に設計でき、具体
的には200Ω以下の値で用途に応じて任意に選択
できる。 斯上の半導体基板１０表面には所定の埋め込み
層１６を形成する部分に選択的に埋め込み拡散を
行つた後、エピタキシヤル層１１を形成する。こ
のエピタキシヤル層１１は基板１０全面に例えば
２Ωcmで15μｍ厚に積層される。このエピタキシ
ヤル層１１の形成中に埋め込み拡散の不純物も再
拡散されてエピタキシヤル層１１底部に埋め込み
層１６を形成する。 分離領域１２はエピタキシヤル層１１表面から
選択拡散されてエピタキシヤル層１１を貫通して
半導体基板１０に達するＰ＋型の拡散領域として
形成される。分離領域１２の形状は第３図及び第
４図から明らかな様に格子状に形成されるか、ま
たは第５図に示す如く格子の横方向の区切りを除
いた列状に形成される。更に分離領域１２の一番
外側の部分は内側の部分を完全に囲む様に枠を形
成している。 斯る分離領域１２は基板１０および分離領域１
２とエピタキシヤル層１１で形成されるPN接合
で分離される複数個の島領域１３を形成してい
る。この島領域１３には第４図および第５図に示
す様に１個あるいは複数のトランジスタセル２２
が形成される。 このトランジスタセル２２は各島領域１３のコ
レクタ領域となるエピタキシヤル層１１表面にＰ
型のベース領域１４とＮ型のエミツタ領域１５を
二重拡散して形成され、更に前述した各島領域１
３のエピタキシヤル層１１下部にほぼベース領域
１４と対応して形成された埋め込み層１６からの
取り出しを行うために各島領域１３のエピタキシ
ヤル層１１を貫通してN+型のコレクタコンタク
ト領域１７が拡散され埋め込み層１６を連結して
いる。 第３図を参照して更にトランジスタセル２２を
詳述する。第３図ではエピタキシヤル層１１表面
を被覆する酸化膜２３は透明として図示してい
る。格子状の分離領域１２で区画された島領域１
３にトランジスタセル２２が１個形成されてい
る。分離領域１２の内側に点線で示された枠はエ
ピタキシヤル層１１下部に設けられた埋め込み層
１６であり、その大きさは図面からも明らかな様
にベース領域１４とコレクタコンタクト領域１７
を含む様に設計されている。また表面の酸化膜２
３には公知のホトエツチング技術でコレクタコン
タクト領域１７のベース領域１４エミツタ領域１
５およびエミツタ領域１５と隣接した分離領域１
２上に斜線で引いた部分で示されるコンタクト孔
を夫々形成する。然る後アルミニウム等の導電金
属を酸化膜２３上に蒸着し所望の形状にエツチン
グして第３図で上下方向に延在する一点破線で示
したコレクタ電極１８およびベース電極１９と横
方向に延在しエミツタ領域１５と分離領域１２と
を連結する接続電極２０とを形成する。更に基板
１０の裏主面には金−クロム等の導電金属を裏張
りしてエミツタ電極２１を形成し、エミツタの取
り出しおよびトランジスタのヘツダーへの固着に
用いられる。従つて各トランジスタセル２２のエ
ミツタ領域１５は接続電極２０分離領域１２およ
び半導体基板１０を介してエミツタ電極２１から
取り出されるので各エミツタ領域１５には前述し
た如く半導体基板１０で構成されるトルク抵抗が
エミツタ抵抗として接続されることになる。 更に第４図にトランジスタ全体の電極パターン
を示す。各トランジスタセル２２のコレクタコン
タクト領域１７およびベース領域１４にオーミツ
ク接触したコレクタ電極１８およびベース電極１
９は上下方向に夫々反対側に櫛歯状に延在されボ
ンデイングパツドに収束されている。また接続電
極２０は各セル２２に設けられ、エミツタと隣接
した分離領域１２を利用してエミツタ電極２１ま
で導いている。 第５図に示すトランジスタは本発明の他の実施
例で１つの島領域１３に多数のトランジスタセル
２２を形成したものであり、分離領域１２の形状
を除き前述した格子状の分離領域１２を有するト
ランジスタの実施例と同様に形成される。 本発明者はトランジスタセル２２のエミツタ領
域１５の面積を５×10-3mm2としエピタキシヤル層
１１の厚みを異ならしめて次表示す３つのサンプ
ルを形成した。
【表】
この表でVCEOはコレクタ・エミツタ電圧、ICは
コレクタ電流、REはエミツタ抵抗である。 また各サンプルのエミツタ抵抗が25Ωと一定で
あるのは前述した如くエミツタ抵抗は半導体基板
１０のみに依存しているためである。従つて半導
体基板１０のエピタキシヤル層１０２の厚みある
いは導電率を異ならせてエミツタ抵抗を変えるこ
とによつて第６図に示す如く所望のコレクタ電流
の値で電流増巾率hFEを急減できる良好なコレク
タ電流制限機能を持たせることが可能となる。 更に本発明はこの良好な自己コレクタ電流制限
機能を有するためトランジスタの安全動作領域
ASOのうち最大コレクタ電流IcMAXで制限される
部分を大巾に拡大できる利点を有する。この結果
に最大コレクタ電流IcMAXが大きく制限を受け易
い高fTトランジスタで特に大きな効果が出る。
コレクタ電流、REはエミツタ抵抗である。 また各サンプルのエミツタ抵抗が25Ωと一定で
あるのは前述した如くエミツタ抵抗は半導体基板
１０のみに依存しているためである。従つて半導
体基板１０のエピタキシヤル層１０２の厚みある
いは導電率を異ならせてエミツタ抵抗を変えるこ
とによつて第６図に示す如く所望のコレクタ電流
の値で電流増巾率hFEを急減できる良好なコレク
タ電流制限機能を持たせることが可能となる。 更に本発明はこの良好な自己コレクタ電流制限
機能を有するためトランジスタの安全動作領域
ASOのうち最大コレクタ電流IcMAXで制限される
部分を大巾に拡大できる利点を有する。この結果
に最大コレクタ電流IcMAXが大きく制限を受け易
い高fTトランジスタで特に大きな効果が出る。
第１図は従来のトランジスタを説明する断面
図、第２図は本発明のトランジスタを説明する断
面図で第３図の−線断面と略対応している。
第３図は本発明のトランジスタを説明する平面
図、第４図および第５図は本発明のトランジスタ
の電極パターンを説明する平面図、第６図は本発
明のトランジスタの動作を説明する特性図であ
る。 主な図番の説明、１０は半導体基板、１１はエ
ピタキシヤル層、１２は分離領域、１３は島領
域、１４はベース領域、１５はエミツタ領域、１
６は埋め込み層、１７はコレクタコンタクト領
域、１８はコレクタ電極、１９はベース電極、２
０は接続電極、２１はエミツタ電極、２２はトラ
ンジスタセルである。
図、第２図は本発明のトランジスタを説明する断
面図で第３図の−線断面と略対応している。
第３図は本発明のトランジスタを説明する平面
図、第４図および第５図は本発明のトランジスタ
の電極パターンを説明する平面図、第６図は本発
明のトランジスタの動作を説明する特性図であ
る。 主な図番の説明、１０は半導体基板、１１はエ
ピタキシヤル層、１２は分離領域、１３は島領
域、１４はベース領域、１５はエミツタ領域、１
６は埋め込み層、１７はコレクタコンタクト領
域、１８はコレクタ電極、１９はベース電極、２
０は接続電極、２１はエミツタ電極、２２はトラ
ンジスタセルである。
Claims (1)
- 【特許請求の範囲】 １ 一導電型の半導体基板と該半導体基板上に形
成された同導電型のエミツタ抵抗として働く第１
のエピタキシヤル層と該第１のエピタキシヤル層
表面に設けられた逆導電型の第２のエピタキシヤ
ル層と該第２のエピタキシヤル層を貫通して前記
第１のエピタキシヤル層に達する一導電型の分離
領域と該分離領域に囲まれた第２のエピタキシヤ
ル層で形成される複数の島領域と該島領域表面に
拡散された一導電型のベース領域と該ベース領域
表面に拡散された逆導電型のエミツタ領域と前記
島領域底部に設けられた逆導電型の埋め込み層と
前記島領域表面から前記埋め込み層に達する逆導
電型コレクタコンタクト領域と各島領域の前記コ
レクタコンタクト領域にオーミツク接触し且つ連
結されたコレクタ電極と各島領域の前記ベース領
域にオーミツク接触し且つ連結されたベース電極
と各島領域の前記エミツタ領域にオーミツク接触
し且つ隣接する前記分離領域にオーミツク接触す
る接続電極と前記基板主面にオーミツク接触する
エミツタ電極とを具備することを特徴とするトラ
ンジスタ。 ２ 特許請求の範囲第１項記載のトランジスタに
於いて、前記分離領域を格子状とすることを特徴
とするトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55123085A JPS5748266A (en) | 1980-09-04 | 1980-09-04 | Transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55123085A JPS5748266A (en) | 1980-09-04 | 1980-09-04 | Transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5748266A JPS5748266A (en) | 1982-03-19 |
| JPH0132667B2 true JPH0132667B2 (ja) | 1989-07-10 |
Family
ID=14851828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55123085A Granted JPS5748266A (en) | 1980-09-04 | 1980-09-04 | Transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5748266A (ja) |
-
1980
- 1980-09-04 JP JP55123085A patent/JPS5748266A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5748266A (en) | 1982-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05299658A (ja) | 半導体装置及びその製造方法 | |
| JPH058582B2 (ja) | ||
| GB1593937A (en) | I2l integrated circuitry | |
| JPS5928368A (ja) | 半導体容量素子 | |
| JPH0616509B2 (ja) | 半導体装置の製造方法 | |
| US4097888A (en) | High density collector-up structure | |
| JP2703280B2 (ja) | 半導体装置の製造方法 | |
| JPS6245710B2 (ja) | ||
| JPH0156530B2 (ja) | ||
| JPS5951149B2 (ja) | バイポ−ラ半導体記憶装置 | |
| JPH0371673A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JPS5885572A (ja) | プレ−ナ型ダイオ−ドおよびその製造方法 | |
| JPS6348189B2 (ja) | ||
| JPH0312782B2 (ja) | ||
| JPS6038889A (ja) | 半導体装置およびその製造方法 | |
| JPS6244430B2 (ja) | ||
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH0629374A (ja) | 半導体集積回路装置 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JPH01286356A (ja) | 半導体集積回路 | |
| JPH0831530B2 (ja) | 半導体集積回路装置 | |
| JPH0797604B2 (ja) | 半導体記憶装置 |