JPH0629374A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【目的】集積回路の回路要素を作り込む半導体領域の底
部に埋込層を設ける場合にそれ用の端子を表面側から導
出するための接続層に食われるチップ面積を減少させて
集積回路装置の高集積化を容易にする。 【構成】半導体領域５の底部に第１埋込層２と第２埋込
層３とからなる二重構造の埋込層を作り込んで第２埋込
層３を半導体領域５内に高く上がり込ませ、接続層７を
半導体領域５の表面から従来よりも浅く拡散して第２埋
込層３と繋ぎ合わせることにより、接続層７の半導体領
域５の表面における横方向の拡散幅を抑制して接続層７
の拡散に要するチップ面積を従来の半分ないしそれ以下
に減少させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は相互に分離されかつ底部
に埋込層を備える半導体領域内にバイポーラトランジス
タ, 縦形電界効果トランジスタ, 絶縁ゲートバイポーラ
トランジスタ等の回路素子を作り込む半導体集積回路装
置に関する。

【０００２】

【従来の技術】上述のような回路素子から構成される半
導体集積回路装置では、接合分離等の手段により相互に
分離されたエピタキシャル層等の半導体領域に回路素子
を振り分けて作り込むが、回路素子に電流容量や耐圧等
の必要な特性をもたせるために半導体領域の底部に同導
電形のいわゆる埋込層をそれより高不純物濃度で設け、
それ用の端子を導出するための接続層を半導体領域の表
面からそれに達するよう拡散する構造とすることが多
い。

【０００３】よく知られていることではあるが、かかる
集積回路装置の構造例を図３を参照して簡単に説明す
る。図の例ではｐ形の基板１の表面のトランジスタ10と
30とを作り込むべき範囲にｎ形の埋込層２を拡散し、か
つｐ形の埋込分離層４をそれを取り囲むパターンで拡散
した上でｎ形のエピタキシャル層５を所定の厚みに成長
させ、その表面からｐ形の分離層６を埋込分離層４に達
するように拡散してエピタキシャル層５を複数の半導体
領域に接合分離する。この半導体領域５にトランジスタ
10と30を作り込む前にそれぞれの表面からｎ形の接続層
７を埋込層２まで達するように拡散する。

【０００４】npnトランジスタ10はｎ形の半導体領域５
をコレクタ領域としてその表面からｐ形のベース層11と
ｎ形のエミッタ層12とを順次拡散して作り込み、 pnpト
ランジスタ30は半導体領域５をｎ形のベース領域として
いずれもｐ形のエミッタ層31およびコレクタ層32を拡散
して作り込む。なお、ｐ形のエミッタ層31とコレクタ層
32をふつうはｐ形のベース層11と同時拡散し、かつこの
際に分離層６の表面の所定個所にｐ形の電極接続層８を
拡散する。同様にｎ形のエミッタ層12の拡散と同時にト
ランジスタ10と30の接続層７の表面にもｎ形の電極接続
層13と33をそれぞれ拡散する。

【０００５】これらのトランジスタ10と30のベースＢと
コレクタＣとエミッタＥ用の端子がそれぞれ図のように
導出され、接地端子Ｇが基板１と同電位の電極接続層８
から導出されるが、この際に各トランジスタ10と30の下
側にある埋込層２はそれぞれコレクタ端子Ｃとベース端
子Ｂに接続される。この埋込層２は、トランジスタ10で
はオン時に電流を縦方向に流してコレクタ抵抗を減少さ
せ、オフ時に空乏層を半導体領域５の中に広がらせてそ
の耐圧を向上させる役目を果たし、 pnpトランジスタ30
ではベース抵抗を減少させてその動作特性を向上させる
役目を果たす。ところが、エミッタ端子Ｅに電源電圧が
掛かる pnpトランジスタ30ではエミッタ層31と半導体領
域５と分離層６との間に pnp形の寄生トランジスタ40が
存在し、このため漏洩電流が大きくなる問題がある。

【０００６】図４の pnpトランジスタ30はこの問題点を
解決したものである。この構造では接続層７をエミッタ
層31とコレクタ層32を外側から取り囲む環状パターンを
もついわゆるウォール層に形成して埋込層２の周縁部に
接続する。この構造でも寄生トランジスタはやはり存在
するが、そのベース領域であるｎ形の半導体領域５に高
不純物濃度の接続層７が介在するのでその電流増幅率が
大幅に低下し、従って漏洩電流が実用上無視できる程度
にまで減少する。

【０００７】

【発明が解決しようとする課題】以上のようにプレーナ
構造の集積回路装置に対して回路素子用の半導体領域の
底部に同導電形の埋込層２を設けることによって回路素
子の動作特性や耐圧値を向上させ得るが、プレーナ構造
であるからにはその表面から埋込層２用の端子を導出す
るために接続層７を埋込層２に達するまで深く拡散する
必要があり、このため接続層７の幅がかなり広がって各
回路素子を作り込むに要するチップ面積が増加する問題
がある。

【０００８】例えば、図４のトランジスタ10に対し数十
〜100Vの耐圧を賦与するため半導体領域５のエピタキシ
ャル層を10μｍの厚みに成長させ、埋込層２のこの成長
時やその後の熱処理時のいわゆる上がり込みを３μｍ程
度とすると、それと接続するには接続層７を最低７μｍ
の深さに拡散する必要があり、このため接続層７用の不
純物を８μｍのパターン幅でイオン注入するとその熱拡
散時の横方向の広がりにより接続層７の拡散幅は20μｍ
程度にもなって、ベース層11と同程度のチップ面積を占
領する。また、トランジスタ30のように接続層７を環状
のウォール層とすると、エミッタ層31とコレクタ層32と
その周辺を含めた面積の２倍ものチップ面積を占領して
しまう。さらには、接続層７の拡散深さが５μｍを越え
るとその下部の不純物濃度が低下して埋込層２との接続
が必ずしも充分でなくなり、回路素子の特性不良による
歩留まり低下の原因となりやすい。かかる問題点に鑑
み、本発明の目的は埋込層用の接続層の拡散幅を減少さ
せて、集積回路装置のチップ面積の利用効率を向上させ
ることにある。

【０００９】

【課題を解決するための手段】上述の目的は本発明の集
積回路装置によれば、相互に分離された半導体領域の表
面からそれぞれ所定の導電形とパターンで拡散された半
導体層と, 半導体層の拡散範囲を含むパターンで半導体
領域の底部に埋め込まれたそれと同じ導電形の第１埋込
層と, 第１埋込層に重ねて所定のパターンで埋め込まれ
た同じ導電形の第２埋込層と, 第２埋込層と接続するよ
う半導体領域の表面から拡散された同じ導電形の接続層
を備える回路素子を作り込み、その各半導体層および接
続層からそれぞれ端子を導出することによって達成され
る。

【００１０】なお、上記構成にいう第２埋込層用の不純
物には第１埋込層用の不純物よりも熱拡散速度の高い不
純物を用いるのがよく、埋込層が通例のようにｎ形の場
合は第１埋込層の不純物にアンチモンと砒素のいずれ
か, 第２埋込層の不純物に燐をそれぞれ用いるのが有利
である。第２埋込層用の不純物の導入濃度を第１埋込層
より高めるのがよく、例えば第１埋込層の不純物を面抵
抗が10〜50Ω／□になる濃度で導入する場合、第２埋込
層用の不純物をその面抵抗が１〜10Ω／□になる濃度で
導入するのがよい。第２埋込層の拡散パターンは接続層
のパターンを含むようにし、ふつう両パターンを一致さ
せるが場合により第２埋込層のパターンを第１埋込層の
パターンとほぼ重ね合わせる。

【００１１】また、回路素子が半導体領域をベース領域
とするトランジスタである場合は、前述の寄生トランジ
スタ効果を減殺するために第２埋込層とウォール層とし
ての接続層をエミッタ層とコレクタ層を外側から取り囲
み第１埋込層の周縁部に沿う環状パターンに形成するの
が有利である。さらに、集積回路装置が低圧用の場合に
は第２埋込層に熱拡散速度の高い不純物を用いかつそれ
を高不純物濃度で導入してそのいわゆる上がり込みを大
きくし、接続層を同じ導電形のエミッタ層等と同時拡散
させるのが有利である。なお、本発明はバイポーラトラ
ンジスタのほか縦形の電界効果トランジスタや絶縁ゲー
トバイポーラトランジスタを回路素子とする集積回路装
置への適用に有利である。

【００１２】

【作用】本発明は従来からの埋込層である第１埋込層に
重ねて同導電形の第２埋込層を拡散して半導体領域内に
下方から上方に向け突出ないしは上がり込ませ、半導体
領域の表面から拡散する接続層をこの第２埋込層の上端
部と繋ぎ合わせることにより、接続層を拡散すべき深さ
を従来より実質的に減少させてその半導体領域の表面に
おける横方向の広がりないしは拡散幅を抑制して接続層
に食われるチップ面積を減少させるとともに、接続層と
第１埋込層ないしは第２埋込層との接続を従来より確実
にするものである。

【００１３】例えば半導体領域の厚みが10μｍの場合、
第１埋込層の３μｍの上がり込みに加えて第２埋込層を
３〜４μｍ上がり込ませると接続層をこれと接続するよ
うに拡散すべき深さは４〜５μｍで済み、この接続層の
不純物を通例のように深さとほぼ同じ４μｍのパターン
幅で導入すると、その熱拡散後の半導体領域の表面にお
ける接続層の横方向の拡散幅は10〜12μｍとなり、従来
は７〜８μｍの深さに拡散していた接続層の拡散幅が前
述のように20μｍに広がるのと比べて約半分で済む。従
って本発明では接続層により占領されるチップ面積を従
来の半分程度に減少させることができ、さらに接続層が
環状パターンのウォール層の時は従来の３分の１以下に
減少させることができる。

【００１４】

【実施例】以下、図を参照して本発明の実施例を説明す
る。図１は本発明による集積回路装置の第１実施例をそ
の主な製造工程ごとの状態と完成状態で示し、図２はそ
の第２実施例を完成状態で示し、これらの前に説明した
図３や図４との対応部分に同じ符号が付されているので
重複部分に対する説明は適宜省略することとする。な
お、これらの実施例では集積回路装置を構成する回路素
子をバイポーラトランジスタとするが、本発明はもちろ
んこれに限らず縦形の電界効果トランジスタや絶縁ゲー
トバイポーラトランジスタ等を回路素子とする集積回路
装置一般に広く適用することができる。

【００１５】図１(a) は第１埋込層用の不純物導入工程
であり、この例ではｐ形の基板１の表面の同図(g) に示
す回路素子10〜30を作り込むべき各範囲に第１埋込層２
用のｎ形不純物として例えばアンチモンSbをフォトレジ
スト膜や酸化膜をマスクM2とするイオン注入法により導
入する。基板１には例えば10〜20Ωcmの比抵抗をもつも
のを用い、アンチモンSbは熱拡散後に例えば10〜50Ω／
□の面抵抗が得られる濃度で導入するのがよい。なお、
この第１埋込層２用の不純物にはアンチモンと同様に熱
拡散速度が比較的低い砒素を用いてもよい。

【００１６】図１(b) に第２埋込層用の不純物導入工程
を示す。この第２埋込層３用のｎ形不純物には熱拡散速
度が高い燐Ｐを用いるのがよく、これをイオン注入法に
よりマスクM3で指定されたパターンで第１埋込層２より
高い不純物濃度に導入する。第２埋込層３のパターンは
第１埋込層２と重ねられ、この実施例では図の左側の第
１埋込層２に対してはその右側周縁に沿うパターンに,
中央の第１埋込層２に対してはその全面を覆うパターン
に, 右側の第１埋込層２に対してはその周縁に沿う環状
のパターンにそれぞれ形成される。この第２埋込層３用
の不純物としての燐Ｐは熱拡散後に第１埋込層２よりか
なり低い例えば１〜10Ω／□の面抵抗が得られる高濃度
で導入するのがよい。

【００１７】図１(c) は埋込分離層４用の不純物導入工
程であり、ｐ形不純物として例えばボロンＢをマスクM4
で指定された各第１埋込層２を囲む枠状のパターンでイ
オン注入法により導入する。次の図１(d) はエピタキシ
ャル層５の成長工程であり、通例のように熱ＣＶＤ法に
よって基板１の全面上にｎ形のエピタキシャル層５をこ
の実施例では10μｍの厚みに成長させる。この図１(d)
のエピタキシャル成長工程と次の図１(e) の工程中に掛
かる高温により第１埋込層２と第２埋込層３と埋込分離
層４内の不純物が熱拡散され、それぞれ図のようにエピ
タキシャル層５内に上がり込む。この実施例でのこの上
がり込みの程度は例えば第１埋込層２が３μｍに, 第２
埋込層３が第１埋込層２に加えて３〜４μｍに, 埋込分
離層４が４μｍ程度にそれぞれなる。

【００１８】続く図１(e) は分離層６の拡散工程であ
り、ｐ形の分離層６をボロンを不純物として埋込分離層
４に対応する枠状パターンでそれに達するように深く拡
散することにより、ｎ形のエピタキシャル層を基板１か
らおよび相互に接合分離された複数個の半導体領域５に
分割する。次の図１(f) は接続層７の拡散工程であり、
各半導体領域５の表面から燐を不純物としてｎ形の接続
層７をその表面面抵抗が例えば10〜50Ω／□になる程度
の濃度でこの例では４〜５μｍの深さに拡散して第２埋
込層３と接続する。この際の不純物を導入するパターン
は深さと同程度の４μｍ幅でよいので、その熱拡散後の
接続層７の横方向の広がりを10〜12μｍに抑えることが
できる。なお、図の中央の第２埋込層３に対しては接続
層７をその右側の周縁部に沿って接続するように拡散す
る。

【００１９】図１(g) に集積回路装置の完成状態を簡略
に示す。 npnトランジスタ10と20に対しボロン拡散によ
りｐ形のベース層11と21を例えば３μｍの深さに作り込
むと同時に pnpトランジスタ30に対しエミッタ層31とコ
レクタ層32を作り込み、かつ図の右端の分離層６の表面
に電極接続層８を拡散する。また、 npnトランジスタ10
と20に対し燐拡散によりｎ形のエミッタ層12と22を例え
ば２μｍの深さに作り込むと同時にトランジスタ10〜30
用の接続層７の表面に電極接続層13〜33をそれぞれ拡散
した上で、端子B,C,E,G を導出して図の完成状態とす
る。

【００２０】この実施例の集積回路装置を構成する回路
素子中で、 npnトランジスタ10ではベース層11の下側の
第１埋込層２との間に存在する厚い半導体領域５により
高い耐圧が得られ、 npnトランジスタ20ではベース層21
と第２埋込層３の間の半導体領域５が薄いので耐圧は低
いが低いコレクタ抵抗が得られ、 pnpトランジスタ30で
はエミッタ層31とコレクタ層32を外側から環状の接続層
７で囲んで寄生トランジスタ効果を抑制できる。また、
いずれについても接続層７の拡散幅を従来より減少させ
てそれに要するチップ面積を節約することができ、かつ
接続層７の第１埋込層２ないしは第２埋込層３との接続
を改善して回路素子の特性のばらつきを従来より減少さ
せることができる。

【００２１】図２に本発明の通常の低耐圧の集積回路装
置を高集積化するに適する実施例を完成状態で示す。こ
の実施例では第１埋込層２と第２埋込層３を拡散する要
領は前の実施例とほぼ同じであってよいが、エピタキシ
ャル層５をそれより薄いめの例えば７〜８μｍの厚みに
成長させ、第２埋込層３を熱拡散速度が高い不純物の高
濃度拡散により作り込むことにより接続層７を２〜３μ
ｍの深さに拡散すれば済むようにし、これを利用して n
pnトランジスタ10と20用のエミッタ層12と22と同時に同
じｎ形の接続層７を拡散することにより製造工程を簡単
化する。これに応じ npnトランジスタ10, 20のベース層
11, 21と pnpトランジスタ30のエミッタ層31とコレクタ
層32用のｐ形拡散の深さは３〜４μｍとされ、かつ図１
のトランジスタ10〜30用の電極接続層13〜33は省略され
る。

【００２２】この実施例では接続層７の拡散深さが２〜
３μｍでよいのでそれ用の不純物を導入するパターン幅
を２μｍにすることにより、不純物の熱拡散後の接続層
７の横方向の広がり幅を７μｍ程度に抑えて集積回路装
置を高集積化できる。なお、図２の例ではトランジスタ
10と30は前の実施例より小形化が容易なほかはそれと耐
圧が異なるだけであるが、トランジスタ20ではｐ形のベ
ース層21がｎ形の第２埋込層３と接しているので耐圧は
低いが順方向電圧降下がダイオード並みに低い大電流制
御等に適する特性をこれに持たせることができる。この
ように本発明は実施例に限らず種々の態様で実施をする
ことができる。

【００２３】

【発明の効果】以上のとおり本発明の集積回路装置で
は、相互に分離された半導体領域の表面からそれぞれ所
定の導電形とパターンで拡散された半導体層と, それら
の範囲を含むパターンで半導体領域の底部に埋め込んだ
それと同導電形の第１埋込層と,第１埋込層に重ねて所
定のパターンで埋め込んだ同導電形の第２埋込層と, 第
２埋込層と接続するよう半導体領域の表面から拡散した
同導電形の接続層を備える回路素子を作り込み、その各
半導体層および接続層からそれぞれ端子を導出すること
によって次の効果を上げることができる。

【００２４】(a) 第１埋込層に重ねて第２埋込層を拡散
して半導体領域内に上がり込ませ、これに半導体領域の
表面から拡散する接続層を繋ぎ合わせることにより接続
層を拡散すべき深さ減少させてその横方向の拡散幅を抑
制し、接続層の拡散に要するチップ面積を従来の半分な
いしそれ以下に減少させることができる。 (b) 接続層を第２埋込層を介して第１埋込層と接続する
ことにより、従来からばらつきやすかった接続層と埋込
層との間の接続を確実にして回路要素の特性のばらつき
を減少させ、集積回路装置の製造歩留まりを向上でき
る。

【００２５】(c) 第２埋込層用に第１埋込層より熱拡散
速度の高い不純物を用い、あるいはその不純物濃度を第
１埋込層より高める態様によれば、第２埋込層の半導体
領域内への上がり込みを増加させて接続層の拡散深さを
浅くすることにより接続層の拡散に要するチップ面積を
一層減少させることができる。 (d) 第２埋込層を熱拡散速度の高い不純物の高濃度で作
り込んで上がり込みを大きくして接続層をエミッタ層等
と同時拡散させる態様では、製造工程を簡単化するとと
もに接続層に要するチップ面積を一層縮小して集積回路
装置を高集積化することができる。

【図面の簡単な説明】

【図１】本発明による半導体集積回路装置の第１実施例
を主な工程ごとの状態で示し、同図(a) は第１埋込層用
の不純物の導入工程、同図(b) は第２埋込層用の不純物
の導入工程、同図(c) は埋込分離層用の不純物の導入工
程、同図(d) はエピタキシャル成長工程、同図(e) は分
離層の拡散工程、同図(f) は接続層の拡散工程、同図
(g) は完成時の状態をそれぞれ示す要部拡大断面図であ
る。

【図２】本発明の第２実施例を完成状態で示す要部拡大
断面図である。

【図３】従来構造の集積回路装置の要部拡大断面図であ
る。

【図４】異なる従来構造の集積回路装置の要部拡大断面
図である。

【符号の説明】

２ 第１埋込層 ３ 第２埋込層 ４ 半導体領域の接合分離用の埋込分離層 ５ 半導体領域ないしはエピタキシャル層 ６ 半導体領域の接合分離用の分離層 ７ 接続層 10 回路要素としての npnトランジスタ 20 回路要素としての npnトランジスタ 30 回路要素としての pnpトランジスタ Ｐ 第２埋込層用不純物としての燐 Sb 第１埋込層用不純物としてのアンチモン

Claims (3)

【特許請求の範囲】
1. 【請求項１】相互に分離された半導体領域に回路素子を
   作り込んでなる集積回路装置であって、半導体領域の表
   面から回路素子用にそれぞれ所定の導電形とパターンで
   拡散された半導体層と、半導体層の拡散範囲を含むパタ
   ーンで半導体領域の底部に埋め込まれた同導電形の第１
   埋込層と、第１埋込層に重ねて所定のパターンで埋め込
   まれた同導電形の第２埋込層と、第２埋込層と接続する
   ように半導体領域の表面から拡散された同導電形の接続
   層とを備え、半導体層と接続層からそれぞれ端子を導出
   してなることを特徴とする半導体集積回路装置。
2. 【請求項２】請求項１に記載の半導体装置において、第
   １埋込層用の不純物よりも第２埋込層用に熱拡散速度の
   高い不純物を用いることを特徴とする半導体集積回路装
   置。
3. 【請求項３】請求項１に記載の半導体装置において、第
   １埋込層よりも第２埋込層の不純物濃度が高められるこ
   とを特徴とする半導体集積回路装置。