JPH0134323B2 - - Google Patents
Info
- Publication number
- JPH0134323B2 JPH0134323B2 JP57090704A JP9070482A JPH0134323B2 JP H0134323 B2 JPH0134323 B2 JP H0134323B2 JP 57090704 A JP57090704 A JP 57090704A JP 9070482 A JP9070482 A JP 9070482A JP H0134323 B2 JPH0134323 B2 JP H0134323B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- bit position
- circuit
- inspection
- predetermined number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はパターンの欠陥検査に際し交差する測
長センサを用いる欠陥検査方式の改良に関する。
長センサを用いる欠陥検査方式の改良に関する。
(2) 発明の背景
プリント基板、集積回路には、導電パターンが
フオトマスクを用いたプロセスを経て形成されて
いるが、その導電パターンに欠陥が有るか否かと
いうことは、それらに形成される電子回路の生死
を決する重要な事柄であり、その欠陥の検出は顕
微鏡を用いての目視による原始的な手法に代つ
て、自動検査装置も実用化に向けて開発されてい
る。しかしながら、その装置も導電パターンに生
じている欠陥周囲にある凹凸の状態によつてはそ
の検出機能を首尾よく発揮し得なくなることがあ
り、その技術的改良が望まれている。
フオトマスクを用いたプロセスを経て形成されて
いるが、その導電パターンに欠陥が有るか否かと
いうことは、それらに形成される電子回路の生死
を決する重要な事柄であり、その欠陥の検出は顕
微鏡を用いての目視による原始的な手法に代つ
て、自動検査装置も実用化に向けて開発されてい
る。しかしながら、その装置も導電パターンに生
じている欠陥周囲にある凹凸の状態によつてはそ
の検出機能を首尾よく発揮し得なくなることがあ
り、その技術的改良が望まれている。
(3) 従来技術と問題点
上述のような不都合を来たす装置は、導電パタ
ーンの左右方向にそのパターンの測長を行つてそ
の中心を求め、その中心から上下方向にパターン
の測長を行つて欠陥の判定を行う方式を採つてい
る。このような直交する方向における単なる測長
を行う方式では、許容され得るような小さなパタ
ーン突起における欠陥判定に誤動作を生ぜしめ、
丸まつたパターンの角の部分を誤つて欠陥と判定
する如き不具合がある。
ーンの左右方向にそのパターンの測長を行つてそ
の中心を求め、その中心から上下方向にパターン
の測長を行つて欠陥の判定を行う方式を採つてい
る。このような直交する方向における単なる測長
を行う方式では、許容され得るような小さなパタ
ーン突起における欠陥判定に誤動作を生ぜしめ、
丸まつたパターンの角の部分を誤つて欠陥と判定
する如き不具合がある。
(4) 発明の目的
本発明は上述の如き技術的課題を解決すべく創
案されたもので、その目的は小さなパターン突起
乃至量子化誤差で生ずる誤動作を防いで確実な欠
陥検出をなしうる欠陥検査方式を提供することに
ある。
案されたもので、その目的は小さなパターン突起
乃至量子化誤差で生ずる誤動作を防いで確実な欠
陥検出をなしうる欠陥検査方式を提供することに
ある。
(5) 発明の目的
そして、この目的はパターンを光学的に読取つ
てこれを二値化し、そのパターンの型態を保存し
て記憶回路に記憶した後二値化パターンの非パタ
ーン部を表わす信号がある任意のビツト位置にお
いて交差する方向のうちの１つの方向について非
パターン部を測長してその中心を求め、該中心か
ら上記１つの方向と交差する方向に非パターン部
を測長してそのパターンに欠陥があるか否かを検
査する欠陥検査方式において、上記１つの方向と
交差する方向において上記中心から両側に予め決
められた値だけ離れた位置に設けられたガードセ
ンサの出力が予め決められた出力関係にあるとき
上記検査を禁止することによつて達成される。
てこれを二値化し、そのパターンの型態を保存し
て記憶回路に記憶した後二値化パターンの非パタ
ーン部を表わす信号がある任意のビツト位置にお
いて交差する方向のうちの１つの方向について非
パターン部を測長してその中心を求め、該中心か
ら上記１つの方向と交差する方向に非パターン部
を測長してそのパターンに欠陥があるか否かを検
査する欠陥検査方式において、上記１つの方向と
交差する方向において上記中心から両側に予め決
められた値だけ離れた位置に設けられたガードセ
ンサの出力が予め決められた出力関係にあるとき
上記検査を禁止することによつて達成される。
(6) 発明の実施例
以下、添付図面を参照しながら本発明の実施例
を説明する。
を説明する。
第１図は本発明を実施する装置の構成を示す。
１はパターン部２及び非パターン部３から成るパ
ターンを有する被検査試料、例えばプリント基板
を示す。４は被検査試料を走査してそのパターン
を読取つて二値化回路５へ供給する撮像系、例え
ばテレビカメラ、レーザ走査装置である。６は撮
像系４の走査と同期しておつて、二値化回路５の
二値化信号を順次に記憶する記憶回路である。７
は検査回路であり、その詳細を第２図に示す。
１はパターン部２及び非パターン部３から成るパ
ターンを有する被検査試料、例えばプリント基板
を示す。４は被検査試料を走査してそのパターン
を読取つて二値化回路５へ供給する撮像系、例え
ばテレビカメラ、レーザ走査装置である。６は撮
像系４の走査と同期しておつて、二値化回路５の
二値化信号を順次に記憶する記憶回路である。７
は検査回路であり、その詳細を第２図に示す。
第２図には、記憶回路６に二値化されて記憶さ
れているパターンの任意のビツト位置Ｐ毎にこれ
を中心にして交差、例えば直交する方向における
所要ビツトを記憶回路６から入力しうる測長セン
サがＳ１，Ｓ２，Ｓ３，Ｓ４で示されており、上
記ビツト位置Ｐから測長センサＳ３，Ｓ４の方向
に予め決められた値だけ離れた位置において測長
センサＳ１，Ｓ２と同一方向にガードセンサＧ
１，Ｇ２が設けられている。
れているパターンの任意のビツト位置Ｐ毎にこれ
を中心にして交差、例えば直交する方向における
所要ビツトを記憶回路６から入力しうる測長セン
サがＳ１，Ｓ２，Ｓ３，Ｓ４で示されており、上
記ビツト位置Ｐから測長センサＳ３，Ｓ４の方向
に予め決められた値だけ離れた位置において測長
センサＳ１，Ｓ２と同一方向にガードセンサＧ
１，Ｇ２が設けられている。
測長センサＳ１，Ｓ２はそれら各別にビツト位
置Ｐから同一の二値化信号が連続するその数を減
算回路８の対応する入力へ供給するように構成さ
れている。又、測長センサＳ３，Ｓ４はそれら各
別にビツト位置Ｐから上記センサＳ１，Ｓ２が同
一としたと同じ二値化信号が連続するその数を加
算回路９の対応する入力へ供給するように構成さ
れている。これに加えて、ガードセンサＧ１，Ｇ
２はそれら各別に、上述各センサＳ１，Ｓ２，Ｓ
３，Ｓ４において数えられる二値化信号の反転信
号をすべてのビツト位置に有する場合に論理的に
上記数えられる信号と同一の信号を二入力アンド
回路１０の対応する入力へ供給するように構成さ
れている。
置Ｐから同一の二値化信号が連続するその数を減
算回路８の対応する入力へ供給するように構成さ
れている。又、測長センサＳ３，Ｓ４はそれら各
別にビツト位置Ｐから上記センサＳ１，Ｓ２が同
一としたと同じ二値化信号が連続するその数を加
算回路９の対応する入力へ供給するように構成さ
れている。これに加えて、ガードセンサＧ１，Ｇ
２はそれら各別に、上述各センサＳ１，Ｓ２，Ｓ
３，Ｓ４において数えられる二値化信号の反転信
号をすべてのビツト位置に有する場合に論理的に
上記数えられる信号と同一の信号を二入力アンド
回路１０の対応する入力へ供給するように構成さ
れている。
減算回路８の出力は比較回路１１の一方の入力
へ接続され、比較回路１１の他方の入力には予め
設定される基準値が供給されるように構成されて
いる。比較回路１１の出力は二入力アンド回路１
２の一方の入力へ接続され、その他方の入力には
アンド回路１０の出力が接続されている。そし
て、アンド回路１２の出力は二入力アンド回路１
３の一方の入力へ接続されている。
へ接続され、比較回路１１の他方の入力には予め
設定される基準値が供給されるように構成されて
いる。比較回路１１の出力は二入力アンド回路１
２の一方の入力へ接続され、その他方の入力には
アンド回路１０の出力が接続されている。そし
て、アンド回路１２の出力は二入力アンド回路１
３の一方の入力へ接続されている。
加算回路９の出力は上限比較回路１４及び下限
比較回路１５の一方の入力へ接続され、上限比較
回路１４の他方の入力には予め設定される上限基
準値が供給され、下限比較回路１５の他方の入力
には予め設定される下限基準値が供給されるよう
に構成されている。これら両比較回路１４，１５
の出力はナンド回路１６へ接続され、ナンド回路
１６の出力はアンド回路１３の他方の入力に接続
されている。
比較回路１５の一方の入力へ接続され、上限比較
回路１４の他方の入力には予め設定される上限基
準値が供給され、下限比較回路１５の他方の入力
には予め設定される下限基準値が供給されるよう
に構成されている。これら両比較回路１４，１５
の出力はナンド回路１６へ接続され、ナンド回路
１６の出力はアンド回路１３の他方の入力に接続
されている。
次に、上記構成の本発明を実施する装置の動作
を説明する。
を説明する。
被検査試料１に形成されているパターンが撮像
系４によつて読取られ、そのアナログ信号が二値
化回路５で二値化され、撮像系４と同期して記憶
動作を生ぜしめられている記憶回路６に記憶され
る。従つて、記憶動作が終了したときには、被検
査試料のパターンのパターン部２は二値化信号の
うちのいずれか一方の論理値、例えば“１”に、
又その非パターン部３は二値化信号のうちのいず
れか他方の論理値、例ええば“０”に二値化さ
れ、且つそのパターン型態を存して記憶してい
る。
系４によつて読取られ、そのアナログ信号が二値
化回路５で二値化され、撮像系４と同期して記憶
動作を生ぜしめられている記憶回路６に記憶され
る。従つて、記憶動作が終了したときには、被検
査試料のパターンのパターン部２は二値化信号の
うちのいずれか一方の論理値、例えば“１”に、
又その非パターン部３は二値化信号のうちのいず
れか他方の論理値、例ええば“０”に二値化さ
れ、且つそのパターン型態を存して記憶してい
る。
この記憶動作の終了後に、測長センサＳ１，Ｓ
２，Ｓ３，Ｓ４の交点Ｐを記憶回路６の各ビツト
位置に位置させつゝ、その位置からセンサＳ１，
Ｓ２とセンサＳ３，Ｓ４との交差方向に予め決め
られた数だけ延びているビツト位置の各論理値を
各センサＳ１，Ｓ２，Ｓ３，Ｓ４に取り込むと共
に、ガードセンサＧ１，Ｇ２にも対応するビツト
位置の各論理値を取り込む。
２，Ｓ３，Ｓ４の交点Ｐを記憶回路６の各ビツト
位置に位置させつゝ、その位置からセンサＳ１，
Ｓ２とセンサＳ３，Ｓ４との交差方向に予め決め
られた数だけ延びているビツト位置の各論理値を
各センサＳ１，Ｓ２，Ｓ３，Ｓ４に取り込むと共
に、ガードセンサＧ１，Ｇ２にも対応するビツト
位置の各論理値を取り込む。
このような取り込みが、例えば第３図に示すよ
うなビツト位置Ｐに来ているとすると、このビツ
ト位置における欠陥検査は次のようになる。
うなビツト位置Ｐに来ているとすると、このビツ
ト位置における欠陥検査は次のようになる。
センサＳ１及びＳ２のビツト位置Ｐ（論理“０”
である。）から左右方向にこれらセンサＳ１，Ｓ
２内に存在する論理“０”の数が減算回路８へ入
力さる、即ち左右方向における測長が行われ、こ
れら両者の差が減算回路８から出力される。その
差が比較回路１１で基準値と比較され、比較回路
１１から出力が得られないつまりビツト位置Ｐを
中心とし得ないことを表わす論理“０”が比較回
路から発生されるならば次のビツト位置について
それが中心として用いうるか否かの上述の処理が
行われる。
である。）から左右方向にこれらセンサＳ１，Ｓ
２内に存在する論理“０”の数が減算回路８へ入
力さる、即ち左右方向における測長が行われ、こ
れら両者の差が減算回路８から出力される。その
差が比較回路１１で基準値と比較され、比較回路
１１から出力が得られないつまりビツト位置Ｐを
中心とし得ないことを表わす論理“０”が比較回
路から発生されるならば次のビツト位置について
それが中心として用いうるか否かの上述の処理が
行われる。
比較回路１１からの出力が論理“１”であるつ
まりビツト位置Ｐを中心としうる（中心が求ま
る）場合に、ガードセンサＧ１にも又ガードセン
サＧ２にもそのいずれかのビツト位置に論理
“０”を含むならば、アンド回路１０の各入力に
論理“１”が入り、その出力から論理“１”が発
生し、従つて、アンド回路１２からも論理“１”
が発生する。
まりビツト位置Ｐを中心としうる（中心が求ま
る）場合に、ガードセンサＧ１にも又ガードセン
サＧ２にもそのいずれかのビツト位置に論理
“０”を含むならば、アンド回路１０の各入力に
論理“１”が入り、その出力から論理“１”が発
生し、従つて、アンド回路１２からも論理“１”
が発生する。
一方、センサＳ３，Ｓ４のビツト位置Ｐから上
下方向にこれらセンサＳ３，Ｓ４内に存在する論
理“０”の数が加算回路９へ入力される、即ち上
下方向における測長が行われる。加算回路９の和
出力が比較回路１４，１５に設定される範囲内に
いないならば、ナンド回路１６出力に論理“０”
を発生する。従つて、アンド回路１３からは欠陥
信号は発生しない。逆に、上記和出力が比較回路
１４，１５に設定される範囲内にあるならば、ナ
ンド回路１６から欠陥信号が発生される。
下方向にこれらセンサＳ３，Ｓ４内に存在する論
理“０”の数が加算回路９へ入力される、即ち上
下方向における測長が行われる。加算回路９の和
出力が比較回路１４，１５に設定される範囲内に
いないならば、ナンド回路１６出力に論理“０”
を発生する。従つて、アンド回路１３からは欠陥
信号は発生しない。逆に、上記和出力が比較回路
１４，１５に設定される範囲内にあるならば、ナ
ンド回路１６から欠陥信号が発生される。
このようなビツト位置Ｐについての欠陥検査に
おいて、ガードセンサＧ１又はカードセンサＧ２
のいずれか一方にそのビツト位置のすべてに論理
“１”を含む（例えば、第３図例示ではガーセン
サＧ２のすべてのビツト位置に論理“１”を含
む）ならば、上述の如く、中心が求められたとし
ても、アンド回路１０の出力は論理“０”のた
め、アンド回路１２からは論理“１”が発生され
ない。つまり、そのビツト位置Ｐについての検査
は禁止される。従つて、第３図の図示例の如き小
さな突起Ａに起因して生ずる欠陥検査の誤動作を
防止しうる。このような欠陥検査の誤動作防止機
能はパターンの量子化誤差部分でも発揮され、パ
ターンの欠陥検査の確実性が得られる。
おいて、ガードセンサＧ１又はカードセンサＧ２
のいずれか一方にそのビツト位置のすべてに論理
“１”を含む（例えば、第３図例示ではガーセン
サＧ２のすべてのビツト位置に論理“１”を含
む）ならば、上述の如く、中心が求められたとし
ても、アンド回路１０の出力は論理“０”のた
め、アンド回路１２からは論理“１”が発生され
ない。つまり、そのビツト位置Ｐについての検査
は禁止される。従つて、第３図の図示例の如き小
さな突起Ａに起因して生ずる欠陥検査の誤動作を
防止しうる。このような欠陥検査の誤動作防止機
能はパターンの量子化誤差部分でも発揮され、パ
ターンの欠陥検査の確実性が得られる。
又、上述のようなセンサは90度だけ位置を変え
て設けられると共に、それに付随する回路も設け
て上述と同様の処理を生じさせる。
て設けられると共に、それに付随する回路も設け
て上述と同様の処理を生じさせる。
上記実施例においては、パターン部を論理
“０”とし、非パターン部を論理“１”として回
路を構成することも出来る。
“０”とし、非パターン部を論理“１”として回
路を構成することも出来る。
(7) 発明の効果
以上要するに、本発明によれば、交差する測長
センサのうちの、中心を求める方向に交差する方
向にその交点から予め決められた値だけ離れた位
置にガードセンサを設け、その出力が予め決めら
れた関係にあるか否かによつて欠陥検査の禁止を
生ぜしめているから、小さなパターン突起乃至量
子化誤差部分で生ずる誤動作を防いで確実な欠陥
検査をなし得る外、このような効果は比較的簡単
な回路の追加で実現しうる等の効果が得られる。
センサのうちの、中心を求める方向に交差する方
向にその交点から予め決められた値だけ離れた位
置にガードセンサを設け、その出力が予め決めら
れた関係にあるか否かによつて欠陥検査の禁止を
生ぜしめているから、小さなパターン突起乃至量
子化誤差部分で生ずる誤動作を防いで確実な欠陥
検査をなし得る外、このような効果は比較的簡単
な回路の追加で実現しうる等の効果が得られる。
第１図は本発明を実施する装置の構成を示す
図、第２図は検査回路の詳細図、第３図は被検査
試料のパターン一部の拡大図である。 図において、１は被検査試料、４は撮像系、５
は二値化回路、６は記憶回路、７は検査回路、Ｓ
１，Ｓ２，Ｓ３，Ｓ４は測長センサ、Ｇ１，Ｇ２
はガードセンサ、８は減算回路、９は加算回路、
１０，１２，１３はアンド回路、１１は比較回
路、１４は上限比較回路、１５は下限比較回路、
１６はナンド回路である。
図、第２図は検査回路の詳細図、第３図は被検査
試料のパターン一部の拡大図である。 図において、１は被検査試料、４は撮像系、５
は二値化回路、６は記憶回路、７は検査回路、Ｓ
１，Ｓ２，Ｓ３，Ｓ４は測長センサ、Ｇ１，Ｇ２
はガードセンサ、８は減算回路、９は加算回路、
１０，１２，１３はアンド回路、１１は比較回
路、１４は上限比較回路、１５は下限比較回路、
１６はナンド回路である。
Claims (1)
- 【特許請求の範囲】 １ パターンを光学的に読み取つてこれを二値化
し、そのパターンの型態を保存して記憶し、 二値化パターン内の非パターン部を表す信号が
ある検査ビツト位置毎に交差する方向のうちの１
つの方向において該検査ビツト位置を含む所定ビ
ツト位置数の非パターン部を測長しての前記検査
ビツト位置における中心の有無判定、及び前記１
つの方向と交差する方向において検査ビツト位置
を含む所定ビツト位置数の非パターン部を測長し
てのパターン欠陥候補信号の発生を為し、 前記中心有りの判定が生じ、且つ前記１つの方
向と交差する方向において前記検査ビツト位置か
ら両側に予め決められたビツト位置数だけ離れた
判定禁止ビツト位置においてこれを含んで前記１
つの方向での所定ビツト位置数範囲内に所定数の
パターン部を表す信号がないときだけ、前記パタ
ーン欠陥候補信号をパターン欠陥信号として出力
する欠陥検査方法。 ２ 前記交差は直交であることを特徴とする特許
請求の範囲第１項記載の欠陥検査方法。 ３ 記憶回路の二値化パターン内の非パターン部
についての信号がある検査ビツト位置毎に交差す
る方向のうちの１つの方向において前記検査ビツ
ト位置を含んで所定ビツト位置数範囲内の非パタ
ーン部についての信号の各々を出力する第１のセ
ンサ回路３１，３２と、 前記第１のセンサ回路３１，３２からの非パタ
ーン部についての信号に応答して前記検査ビツト
位置であつて前記１つの方向における非パターン
部の中心を出力する中心判定回路２０と、 前記検査ビツト位置毎に前記１つの方向と交差
する方向において前記検査ビツト位置を含んで所
定ビツト位置数範囲内の非パターン部についての
信号の各々を出力する第２のセンサ回路３３，３
４と、 前記第２のセンサ回路３３，３４からの非パタ
ーン部についての信号に応答してパターン欠陥候
補信号を発生するパターン欠陥候補信号発生回路
２２と、 前記１つの方向と交差する方向において前記検
査ビツト位置から両側に予め決められたビツト位
置数だけ離れた判定禁止ビツト位置においてこれ
を含んで前記１つの方向での所定ビツト位置数範
囲内のパターン部についての信号の各々を出力す
る前記両側毎の第３のセンサ回路４１，４２と、 前記両第３のセンサ回路４１，４２の出力に応
答するパターン部判定回路２４とを設け、 前記中心判定回路２０及びパターン部判定回路
２４の出力で前記パターン欠陥候補信号発生回路
２２からのパターン欠陥候補信号をパターン欠陥
信号として出力するか否かを制御することを特徴
とする欠陥検査装置。 ４ 前記交差は直交であることを特徴とする特許
請求の範囲第３項記載の欠陥検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090704A JPS58207633A (ja) | 1982-05-28 | 1982-05-28 | 欠陥検査方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090704A JPS58207633A (ja) | 1982-05-28 | 1982-05-28 | 欠陥検査方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58207633A JPS58207633A (ja) | 1983-12-03 |
| JPH0134323B2 true JPH0134323B2 (ja) | 1989-07-19 |
Family
ID=14005911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090704A Granted JPS58207633A (ja) | 1982-05-28 | 1982-05-28 | 欠陥検査方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207633A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6256442A (ja) * | 1985-09-05 | 1987-03-12 | Sumikin Coke Co Ltd | ナフタレンの精製方法 |
-
1982
- 1982-05-28 JP JP57090704A patent/JPS58207633A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58207633A (ja) | 1983-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745296A (en) | Process for optically testing circuit boards to detect incorrect circuit patterns | |
| JPS6256442B2 (ja) | ||
| US4765744A (en) | Method for testing a photomask | |
| JPS62229050A (ja) | 物体の表面欠陥検査方法 | |
| JPS58207633A (ja) | 欠陥検査方法及びその装置 | |
| JPS62233746A (ja) | チツプ搭載基板チエツカ | |
| JPS61120907A (ja) | プリント基板のホ−ル検査方法 | |
| JP2803427B2 (ja) | 表面実装ｉｃリードずれ検査装置 | |
| JPS63132143A (ja) | 異物検査装置 | |
| JPH0245706A (ja) | 形状検査装置 | |
| JPH02165004A (ja) | 物体検査装置 | |
| JPH0569536A (ja) | 印刷物の検査装置における欠陥検出方法及び欠陥検出回路 | |
| JP2535704Y2 (ja) | 濃淡画像処理装置 | |
| JPH04125453A (ja) | パターン検査装置 | |
| JP2536727B2 (ja) | パタ―ン検査装置 | |
| JP2510480B2 (ja) | 画像の欠陥判定装置 | |
| WO2001013333A1 (fr) | Dispositif de controle de motifs et procede de controle de motifs | |
| JPH0325739B2 (ja) | ||
| JPS6125245Y2 (ja) | ||
| JPH0290372A (ja) | ブリッヂ検出回路 | |
| JPS5974627A (ja) | フオトマスクの検査方法及び装置 | |
| JPH01301151A (ja) | プリント配線検査装置 | |
| Matsuyama et al. | Novel inspection system with design rule check for high-accuracy reticles | |
| JPS5974628A (ja) | フオトマスクの検査方法及び装置 | |
| JPS5813391Y2 (ja) | マ−ク読取り装置用限度マ−ク見本媒体 |