JPS58207633A - 欠陥検査方法及びその装置 - Google Patents
欠陥検査方法及びその装置Info
- Publication number
- JPS58207633A JPS58207633A JP57090704A JP9070482A JPS58207633A JP S58207633 A JPS58207633 A JP S58207633A JP 57090704 A JP57090704 A JP 57090704A JP 9070482 A JP9070482 A JP 9070482A JP S58207633 A JPS58207633 A JP S58207633A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pattern
- sensors
- logic
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）０発明の技術分野
本発明はパターンの欠陥検査に際し交差する測長センサ
を用いる欠陥検査方式の改良に関する。
を用いる欠陥検査方式の改良に関する。
（２）０発明の背景
プリント基板、集積回路には、４電パターンがフォトマ
スクを用いたプロセスを経て形成されているが、その導
電パターンに欠陥が有るか否かということは、それらに
形成される電子回路の生死を決するＭ要な事柄であり、
その欠陥の検出は顕微説を用いての目視による原始的な
手法に代って、自動横置装置も実用化に向けて開発され
ている。しかしながら、その装置も導電パターンに生じ
ている欠陥周囲にある凹凸の状態によってはその検出機
能を首尾よく発揮し得なくなることがあり、その技術的
改良が望−まれている。
スクを用いたプロセスを経て形成されているが、その導
電パターンに欠陥が有るか否かということは、それらに
形成される電子回路の生死を決するＭ要な事柄であり、
その欠陥の検出は顕微説を用いての目視による原始的な
手法に代って、自動横置装置も実用化に向けて開発され
ている。しかしながら、その装置も導電パターンに生じ
ている欠陥周囲にある凹凸の状態によってはその検出機
能を首尾よく発揮し得なくなることがあり、その技術的
改良が望−まれている。
（３）、従来技術と問題点
上述のような不都合を米だう゛装置は、４Ｓ電バターン
の左右方向にそのパターンの測長な行ってその中心を求
め、その中心から上下方向にノ（ターンの副長を行って
欠陥の判定を行う方式を採って６る。このような直交す
る方向における単なる副長を行う方式では、計容され得
るような小さなパターン突起における欠陥判定に誤動作
を生せしめ、丸まったパターンの角の部分を誤って欠陥
と判定する如き不具合がある。
の左右方向にそのパターンの測長な行ってその中心を求
め、その中心から上下方向にノ（ターンの副長を行って
欠陥の判定を行う方式を採って６る。このような直交す
る方向における単なる副長を行う方式では、計容され得
るような小さなパターン突起における欠陥判定に誤動作
を生せしめ、丸まったパターンの角の部分を誤って欠陥
と判定する如き不具合がある。
（４）０発明の目的
本）れ明は上述の如き技術的昧題を解決丁べく創案され
たもので、その目的は小さなパターン突起乃至甘子化誤
差で生ずる誤動作を防いで確実な欠陥検出をなしうる欠
陥検査方式を提供することにある。
たもので、その目的は小さなパターン突起乃至甘子化誤
差で生ずる誤動作を防いで確実な欠陥検出をなしうる欠
陥検査方式を提供することにある。
（５）９発明の構成
そして、この目的はパターンを光学的に直取ってこれを
二値化し、そのバタ゛−ンの型惑乞保仔して１己憶回路
に記憶した後二値化パターンの非パターン部を表わす信
号がある任意のピット位置において交差する方向のうち
の１つの方向について非パターン部を測長してその中心
を求め、該中心から上記１つの方向と交差する方向に非
パターン部を測長してそのパターンに欠陥があるか否か
を検査する欠陥検査方式において、上記１つの方向と交
差する方向において上記中心から両側に予め決められた
値だけ離れた位置に設けられたガードセ／すの出力が予
め決められた出力関係にあるとき上記検査を禁止するこ
とによって達成される。
二値化し、そのバタ゛−ンの型惑乞保仔して１己憶回路
に記憶した後二値化パターンの非パターン部を表わす信
号がある任意のピット位置において交差する方向のうち
の１つの方向について非パターン部を測長してその中心
を求め、該中心から上記１つの方向と交差する方向に非
パターン部を測長してそのパターンに欠陥があるか否か
を検査する欠陥検査方式において、上記１つの方向と交
差する方向において上記中心から両側に予め決められた
値だけ離れた位置に設けられたガードセ／すの出力が予
め決められた出力関係にあるとき上記検査を禁止するこ
とによって達成される。
（６）１発明の実施例
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第１図は本発明を実施する装置の構成を示す。
１はパターン部２及び非パターン部３から成るパターン
を有する被検査試料、例えばプリント基板を示す。４は
被検査試料を走査してそのパターンを読取って二値化回
路５へ供給する撮像１ 系、例えばテレビカメフ、−レーザ走査装置である。６
は撮像系４の走査と同期しておって、二値化回路５の二
値化信号を順次に記憶する記憶回路である。７は検査回
路であり、その詳細を第２図に示す。
を有する被検査試料、例えばプリント基板を示す。４は
被検査試料を走査してそのパターンを読取って二値化回
路５へ供給する撮像１ 系、例えばテレビカメフ、−レーザ走査装置である。６
は撮像系４の走査と同期しておって、二値化回路５の二
値化信号を順次に記憶する記憶回路である。７は検査回
路であり、その詳細を第２図に示す。
第２図には、記憶回路６に二値化されて記憶されている
パターンの任意のビット位置Ｐ毎にこれを中心にして交
差、例えは直交する方向における所要ビットを記憶回路
６から入力しうる測長センサがＳｌ、８２．８３．Ｓ４
で示されており、上記ビット位置Ｐから測長センサ８３
゜Ｓ４の方向に予め決められた値だけ離れた位置におい
て測長センサ８１，８２と同一方向にガードセンサＧｌ
、Ｇ２が設けられている。
パターンの任意のビット位置Ｐ毎にこれを中心にして交
差、例えは直交する方向における所要ビットを記憶回路
６から入力しうる測長センサがＳｌ、８２．８３．Ｓ４
で示されており、上記ビット位置Ｐから測長センサ８３
゜Ｓ４の方向に予め決められた値だけ離れた位置におい
て測長センサ８１，８２と同一方向にガードセンサＧｌ
、Ｇ２が設けられている。
６１１ｊ長センサ８１，８２はそれら各別にピット位置
Ｐから同一の二値化信号が連続するその数を減算回路８
の対応する入力へ供給するように構成されている。又、
測長センサ８３，８４はそれら各別にビット位［Ｐから
上記センサＳｌ。
Ｐから同一の二値化信号が連続するその数を減算回路８
の対応する入力へ供給するように構成されている。又、
測長センサ８３，８４はそれら各別にビット位［Ｐから
上記センサＳｌ。
Ｓ２が同一としたと同じ二値化信号が連続するその数を
加算回路９の対応する入力へ供給するように構成されて
いる。これに加えて、ガードセンサＧ１．Ｇ２はそれら
各別に、上述各センサＳ１．８２．Ｓ３．Ｓ４において
数えられる二値化信号の反転信号をすべてのピット位置
に有する場合に論理的に上記数えられる信号と同一の信
号を二人カアンド回路１０の対応する入力へ供給するよ
うに構成されている。
加算回路９の対応する入力へ供給するように構成されて
いる。これに加えて、ガードセンサＧ１．Ｇ２はそれら
各別に、上述各センサＳ１．８２．Ｓ３．Ｓ４において
数えられる二値化信号の反転信号をすべてのピット位置
に有する場合に論理的に上記数えられる信号と同一の信
号を二人カアンド回路１０の対応する入力へ供給するよ
うに構成されている。
減算回路８の出力は比較回路１１の一方の入力へ接続さ
れ、比較回路１１の他方の入力には予め設定される基準
値が供給されるように構成されている。比較回路１１の
出力は二人カアンド回路１２の一方の入力へ接続され、
その他方の入力にはアンド回路１０の出力が接続されて
いる。そして、アンド回路１２の出力は二人力アンド回
路１３の一方の入力へ接続されている。
れ、比較回路１１の他方の入力には予め設定される基準
値が供給されるように構成されている。比較回路１１の
出力は二人カアンド回路１２の一方の入力へ接続され、
その他方の入力にはアンド回路１０の出力が接続されて
いる。そして、アンド回路１２の出力は二人力アンド回
路１３の一方の入力へ接続されている。
加算回路９の出力は上限比較回路１４及び下限比較回路
１５の一方の入力へ接続され、上限比較回路１４の他方
の入力には予め設定される上限基準値が供給され、下限
比較回路１５の他方の入力には予め設定される下限基準
値が供給されるように構成場れている。これら両比較回
路１４．１５の出力はナンド回路１６へ接続きれ、ナン
ド回路１６の出力はアンド回路１３の他方の入力に接続
されている。
１５の一方の入力へ接続され、上限比較回路１４の他方
の入力には予め設定される上限基準値が供給され、下限
比較回路１５の他方の入力には予め設定される下限基準
値が供給されるように構成場れている。これら両比較回
路１４．１５の出力はナンド回路１６へ接続きれ、ナン
ド回路１６の出力はアンド回路１３の他方の入力に接続
されている。
次に、上記構成の本発明を実施する装置の動作を説明す
る。
る。
被検査試料１に形成されているパターンが撮像系４によ
って読取られ、そのアナログ信号が二値化回路５で二値
化され、撮像系４と同期して記憶動作を生ぜしめられて
いる記憶回路６に記憶される。従って、記憶動作が終了
したときには、被検査試料のパターンのパターン部２は
二値化信号のうちのいずれか一方の論理値、例えば”１
″″に、又その非パターン部３は二値化信号のうちのい
ずれか他方の論理値、例えば“Ｏ″に二値化され、且つ
そのパターン型態を保存して記憶している。
って読取られ、そのアナログ信号が二値化回路５で二値
化され、撮像系４と同期して記憶動作を生ぜしめられて
いる記憶回路６に記憶される。従って、記憶動作が終了
したときには、被検査試料のパターンのパターン部２は
二値化信号のうちのいずれか一方の論理値、例えば”１
″″に、又その非パターン部３は二値化信号のうちのい
ずれか他方の論理値、例えば“Ｏ″に二値化され、且つ
そのパターン型態を保存して記憶している。
この記憶動作の終了後に、測長センサＳ１゜８２、Ｓ３
．Ｓ４の交点Ｐを記憶回路６の各ピット位置に位置させ
つ＼、その位置からセンサＳｌ、８２とセンサＳ３．Ｓ
４との交差方向に予め決められた数だけ延びているピッ
ト位置の各論理値を各センサＳｌ、Ｓ２．Ｓ３，８４に
取り込むと共に、ガードセンサＧ１．Ｇ２に４対応する
ピット位置の各論理値を取り込む。
．Ｓ４の交点Ｐを記憶回路６の各ピット位置に位置させ
つ＼、その位置からセンサＳｌ、８２とセンサＳ３．Ｓ
４との交差方向に予め決められた数だけ延びているピッ
ト位置の各論理値を各センサＳｌ、Ｓ２．Ｓ３，８４に
取り込むと共に、ガードセンサＧ１．Ｇ２に４対応する
ピット位置の各論理値を取り込む。
このような取り込みが、例えば第３図に示すようなピッ
ト位置Ｐに来ているとすると、このピット位置における
欠陥検査は次のようになる。
ト位置Ｐに来ているとすると、このピット位置における
欠陥検査は次のようになる。
センサＳ１及びＳ２のピット位置Ｐ（ｉａ理”０”であ
る。）から左右方向にこれらセンサ８１゜Ｓ２内に存在
する論理“θ″の数が減算回路８へ入力される、即ち左
右方向における測長が行われ、これら両者の差が減算回
路８がら出方される。
る。）から左右方向にこれらセンサ８１゜Ｓ２内に存在
する論理“θ″の数が減算回路８へ入力される、即ち左
右方向における測長が行われ、これら両者の差が減算回
路８がら出方される。
その差が比較回路１１で基準値と比較され、比較回路１
１から出力が得られないつまりビット位ｆＰを中心とし
得ないことを表わす論理″θ″′が比較回路から発生さ
れるならば次のピット位置についてそれが中心として用
いうるが否かの上述の処理が行われる。
１から出力が得られないつまりビット位ｆＰを中心とし
得ないことを表わす論理″θ″′が比較回路から発生さ
れるならば次のピット位置についてそれが中心として用
いうるが否かの上述の処理が行われる。
比較回路１１からの出力が論理ｕ１″′であるつまりピ
ット位置Ｐを中心とじつる（中心が求まる）場合に、ガ
ードセンサＧ１にも又ガードセンサＧ２にもそのいずれ
かのピット位置に論理“θ″を含むならば、アンド回路
１０の各入力に論理“１″が入り、その出力から論理“
１＃が発生し、従って、アンド回路１２からも論理“１
″が発生する。
ット位置Ｐを中心とじつる（中心が求まる）場合に、ガ
ードセンサＧ１にも又ガードセンサＧ２にもそのいずれ
かのピット位置に論理“θ″を含むならば、アンド回路
１０の各入力に論理“１″が入り、その出力から論理“
１＃が発生し、従って、アンド回路１２からも論理“１
″が発生する。
一方、センサ８３．Ｓ４のピット位置Ｐから上下方向に
これらセンサ８３．Ｓ４内に存在する論理“０″の数が
加算回路９へ人力される、即ち上下方向における測長が
行われる。力ｌＩ算回路９の和出力が比較回路１４．１
５に設定される範囲内にないならば、ナンド回路１６の
出力に論理゛０″を発生する。従って、アンド回路１３
からは欠陥信号は発生しない。逆に、上ハピオロ出力が
比較回路１４．１５に設定される範囲内にあるならば、
ナンド回路１６から欠陥信号が発生される。
これらセンサ８３．Ｓ４内に存在する論理“０″の数が
加算回路９へ人力される、即ち上下方向における測長が
行われる。力ｌＩ算回路９の和出力が比較回路１４．１
５に設定される範囲内にないならば、ナンド回路１６の
出力に論理゛０″を発生する。従って、アンド回路１３
からは欠陥信号は発生しない。逆に、上ハピオロ出力が
比較回路１４．１５に設定される範囲内にあるならば、
ナンド回路１６から欠陥信号が発生される。
このようなピット位置Ｐについての欠陥検査において、
ガードセンサＧ１又はカードセンサＧ２のいずれか一方
にそのピット位置のすべてに繊埋°゛１＃を含む（例え
ば、第３図例示でｔまガードセンサＧ２のすべてのピッ
ト位置に陶埋１１″を含む）ならば、上述の如く、中心
が求められたとしても、アンド回路１０の出力は論理゛
０″のため、アンド回路１２からは論理″１＃が発生さ
れない。つまり、そのピット位置Ｐについての検査は禁
止される。従って、第３図の図示例の如き小さな突起Ａ
に起因して生ずる欠陥検査の誤動作を防止しうる。この
ような欠陥検査の誤動作防止機能はパターンのシ子化岨
差部分でも発揮され、パターンの欠陥検査の確実性が得
られる。
ガードセンサＧ１又はカードセンサＧ２のいずれか一方
にそのピット位置のすべてに繊埋°゛１＃を含む（例え
ば、第３図例示でｔまガードセンサＧ２のすべてのピッ
ト位置に陶埋１１″を含む）ならば、上述の如く、中心
が求められたとしても、アンド回路１０の出力は論理゛
０″のため、アンド回路１２からは論理″１＃が発生さ
れない。つまり、そのピット位置Ｐについての検査は禁
止される。従って、第３図の図示例の如き小さな突起Ａ
に起因して生ずる欠陥検査の誤動作を防止しうる。この
ような欠陥検査の誤動作防止機能はパターンのシ子化岨
差部分でも発揮され、パターンの欠陥検査の確実性が得
られる。
又、上述のようなセンサは９０度だけ位置を変えて設け
られると共に、それに付随する回路も設けて上述と同様
の処理を生じさせる。
られると共に、それに付随する回路も設けて上述と同様
の処理を生じさせる。
上記実施例においては、パターン部を論理“θ″とし、
非パターン部を論理“１″として回路を構成するととも
出来る。
非パターン部を論理“１″として回路を構成するととも
出来る。
（７）９発明の効釆
以上要するに、本発明によれば、交差する測長センサの
うちの、中心を求める方向に交差する方向にその交点か
ら予め決めらγした値だけ離れた位置にガードセンサを
設け、その出力が予め決められた関係にあるか否かによ
って欠陥検査の禁止を生ぜしめているから、小さなパタ
ーン突起乃至量子化誤差部分で生ずる誤動作を防いで確
実な欠陥検査をなし得る外、このような効果は比較的簡
単な回路の追加で実現しうる等の効果が得られる。
うちの、中心を求める方向に交差する方向にその交点か
ら予め決めらγした値だけ離れた位置にガードセンサを
設け、その出力が予め決められた関係にあるか否かによ
って欠陥検査の禁止を生ぜしめているから、小さなパタ
ーン突起乃至量子化誤差部分で生ずる誤動作を防いで確
実な欠陥検査をなし得る外、このような効果は比較的簡
単な回路の追加で実現しうる等の効果が得られる。
第１図は本発明を実施する装置の構成を示す図、第２図
は検査回路の詳細図、第３図は被検査試料のパターン一
部の拡大図である。 図において、１は被検査試料、４は撮像系、５は二値化
回路、６は記憶回路、７は検査回路、Ｓｌ。 Ｓ２．Ｓ３．Ｓ４は測長センサ、Ｇｌ、Ｇ２はガードセ
ンサ、８は減算回路、９は加算回路、１０゜１２．１３
はアンド回路、１１は比較回路、１４は上限比較回路、
１５は下限比較回路、１６はナンド回路である。 第１図 第２図
は検査回路の詳細図、第３図は被検査試料のパターン一
部の拡大図である。 図において、１は被検査試料、４は撮像系、５は二値化
回路、６は記憶回路、７は検査回路、Ｓｌ。 Ｓ２．Ｓ３．Ｓ４は測長センサ、Ｇｌ、Ｇ２はガードセ
ンサ、８は減算回路、９は加算回路、１０゜１２．１３
はアンド回路、１１は比較回路、１４は上限比較回路、
１５は下限比較回路、１６はナンド回路である。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １）パターンを光学的に読取ってこれを二値化し、その
パターンの型態を保存して記憶回路に記憶した後、二値
化パターンの非パターン部を表わす信号がある任意のビ
ット位置において交差する方向のうちの１つの方向につ
いて非パターン部を測長してその中心を求め、該中心か
ら上記１つの方向と交差する方向に非パターン部を測長
してそのパターンに欠陥があるか否かを検査する欠陥検
査方式において、上記１つの方向と交差する方向におい
て上記中心から両側に予め決められた値だけ離れた位置
に設けられたカードセンサの出力が予め決められた出力
関係にあるとき上記検査を禁止することを特徴とする欠
陥検査方式。 ２） 上ｄ己交走は直交でおることを特徴とする特許請
求の範囲第１項記載の欠陥検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090704A JPS58207633A (ja) | 1982-05-28 | 1982-05-28 | 欠陥検査方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090704A JPS58207633A (ja) | 1982-05-28 | 1982-05-28 | 欠陥検査方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58207633A true JPS58207633A (ja) | 1983-12-03 |
| JPH0134323B2 JPH0134323B2 (ja) | 1989-07-19 |
Family
ID=14005911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090704A Granted JPS58207633A (ja) | 1982-05-28 | 1982-05-28 | 欠陥検査方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58207633A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6256442A (ja) * | 1985-09-05 | 1987-03-12 | Sumikin Coke Co Ltd | ナフタレンの精製方法 |
-
1982
- 1982-05-28 JP JP57090704A patent/JPS58207633A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6256442A (ja) * | 1985-09-05 | 1987-03-12 | Sumikin Coke Co Ltd | ナフタレンの精製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0134323B2 (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745296A (en) | Process for optically testing circuit boards to detect incorrect circuit patterns | |
| JPS6256442B2 (ja) | ||
| JPS58207633A (ja) | 欠陥検査方法及びその装置 | |
| JPS62229050A (ja) | 物体の表面欠陥検査方法 | |
| JPS61120907A (ja) | プリント基板のホ−ル検査方法 | |
| JPS62233746A (ja) | チツプ搭載基板チエツカ | |
| JP2803427B2 (ja) | 表面実装ｉｃリードずれ検査装置 | |
| JPH02165004A (ja) | 物体検査装置 | |
| JP2765338B2 (ja) | チップ部品実装検査装置 | |
| JPS5974627A (ja) | フオトマスクの検査方法及び装置 | |
| JPS6176903A (ja) | 部品検査装置 | |
| JPH036410A (ja) | パターン検査装置 | |
| JPH01112468A (ja) | プリント基板検査装置 | |
| JPS61140804A (ja) | パタ−ン検査装置 | |
| JPS61194305A (ja) | 形状検査装置 | |
| JPH0325739B2 (ja) | ||
| JPH04125453A (ja) | パターン検査装置 | |
| JPH02171640A (ja) | 容器検査方法 | |
| JPS6027064B2 (ja) | ラベルの表裏検査装置 | |
| JPH04311053A (ja) | 欠陥判定器 | |
| JP2510480B2 (ja) | 画像の欠陥判定装置 | |
| JPH0290372A (ja) | ブリッヂ検出回路 | |
| JPS60153570A (ja) | 形状識別方法 | |
| JPS5967633A (ja) | フオトマスクの検査方法及び装置 | |
| JPS62119442A (ja) | パタ−ン検査装置 |