JPH0136293B2 - - Google Patents
Info
- Publication number
- JPH0136293B2 JPH0136293B2 JP56015538A JP1553881A JPH0136293B2 JP H0136293 B2 JPH0136293 B2 JP H0136293B2 JP 56015538 A JP56015538 A JP 56015538A JP 1553881 A JP1553881 A JP 1553881A JP H0136293 B2 JPH0136293 B2 JP H0136293B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- output
- bit
- bits
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
- H04L25/245—Relay circuits using discharge tubes or semiconductor devices with retiming for start-stop signals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
この発明は、調歩同期方式のデータ伝送におい
て、送信側のストツプビツト数を変えることがで
きるストツプビツト数設定回路に関するものであ
る。
て、送信側のストツプビツト数を変えることがで
きるストツプビツト数設定回路に関するものであ
る。
(b) 従来技術と問題点
次に、調歩同期方式の説明図を第１図に示す。
第一図アは伝送する符号の波形例で、STはス
タートビツト、SPはストツプビツト、STとSP
の間は符号を表す。
タートビツト、SPはストツプビツト、STとSP
の間は符号を表す。
受信側では、第１図のスタートビツトSTの立
上りとストツプビツトSPを検出してSTとSPの
間の符号を受信する。
上りとストツプビツトSPを検出してSTとSPの
間の符号を受信する。
伝送路などに起因する符号ひずみが発生する
と、ひずみの程度によつて伝送品質に影響を及ぼ
す。
と、ひずみの程度によつて伝送品質に影響を及ぼ
す。
次に、調歩同期方式の符号ひずみを第１図を参
照して説明する。
照して説明する。
第１図イは、スタートビツトSTの立上りを基
準位置とし、この基準位置から第１図アの各ビツ
トの正しい時間位置を示す。
準位置とし、この基準位置から第１図アの各ビツ
トの正しい時間位置を示す。
第１図アの実線で示したビツトは符号ひずみが
なく、第１図アの点線のビツトは符号ひずみが発
生している。第１図アの点線のビツトの符号ひず
みは第１図アの実線のビツトとの時間位置の差に
なる。
なく、第１図アの点線のビツトは符号ひずみが発
生している。第１図アの点線のビツトの符号ひず
みは第１図アの実線のビツトとの時間位置の差に
なる。
符号ひずみが大きくなると、ストツプビツト
SPの部分が消えてしまい、調歩同期がとれなく
なることがある。そこで、ストツプビツトSPの
部分だけ1.5ビツト長や２ビツト長にして、符号
ひずみが大きくなつても、ストツプビツトSPを
確実に受信できるよにすることがある。
SPの部分が消えてしまい、調歩同期がとれなく
なることがある。そこで、ストツプビツトSPの
部分だけ1.5ビツト長や２ビツト長にして、符号
ひずみが大きくなつても、ストツプビツトSPを
確実に受信できるよにすることがある。
このような場合、従来技術では基準の１ビツト
からゲート回路などで1.5ビツトや２ビツトを合
成しているので、同期用のビツトカウンタをビツ
ト数に合せて調整する必要があり、ストツプビツ
トSPのビツト数の変更が簡単にできないという
問題がある。
からゲート回路などで1.5ビツトや２ビツトを合
成しているので、同期用のビツトカウンタをビツ
ト数に合せて調整する必要があり、ストツプビツ
トSPのビツト数の変更が簡単にできないという
問題がある。
(c) 発明の目的
この発明は、ストツプビツトSPのビツト数を
変える場合、ストツプビツトSPのときだけ動作
する分周器を採用し、ビツトカウンタは変更なし
で、そのまま使えるストツプビツト数設定回路の
提供を目的とする。
変える場合、ストツプビツトSPのときだけ動作
する分周器を採用し、ビツトカウンタは変更なし
で、そのまま使えるストツプビツト数設定回路の
提供を目的とする。
(d) 発明の実施例
次に、この発明による実施例の構成図を第２図
に示す。
に示す。
第２図の１はクロツク発生回路、２Ａは分周
器、２Ｂは分周器、２Ｃは分周器、３はセレク
タ、４はビツトカウンタ、５はデコーダ、６はゲ
ート、７は端子、８は出力端子である。
器、２Ｂは分周器、２Ｃは分周器、３はセレク
タ、４はビツトカウンタ、５はデコーダ、６はゲ
ート、７は端子、８は出力端子である。
端子７にはビツトセレクト信号が加えられる。
ビツトセレクト信号はストツプビツトSPのビ
ツト数を選択するためのものである。ストツプビ
ツトSPのビツト数が１のときは「０」である。
また、ビツトセレクト信号はストツプビツトSP
のビツト数が１より大きいときは「１」に設定さ
れる。
ツト数を選択するためのものである。ストツプビ
ツトSPのビツト数が１のときは「０」である。
また、ビツトセレクト信号はストツプビツトSP
のビツト数が１より大きいときは「１」に設定さ
れる。
出力端子８からは分周器２Ｂの出力が送信用タ
イミング信号として取り出される。
イミング信号として取り出される。
送信用タイミング信号は、例えば、第１図アの
符号を送信するためのものである。
符号を送信するためのものである。
クロツク発生回路１は第３図アのような信号を
発生する。
発生する。
分周器２Ａは、クロツク発生回路１の出力をｍ
分の１に分周する分周器で、その出力は第３図イ
のようになる。ここに、ｍ≧１で、第３図イはｍ
＝２の例である。
分の１に分周する分周器で、その出力は第３図イ
のようになる。ここに、ｍ≧１で、第３図イはｍ
＝２の例である。
分周器２Ｂは、後述のセレクタ３の出力を２分
の１に分周し、入力が分周器２Ａの出力のとき
は、分周器２Ｂの出力は第３図ウになる。
の１に分周し、入力が分周器２Ａの出力のとき
は、分周器２Ｂの出力は第３図ウになる。
第３図ウを送信用タイミング信号にし、この周
期が１ビツト長になるようにする。
期が１ビツト長になるようにする。
分周器２Ｃは、ストツプビツトSPのときだけ
動作し、クロツク発生回路１の出力をｎ分の１に
分周する。
動作し、クロツク発生回路１の出力をｎ分の１に
分周する。
ここに、ｎ≧２、ｍ≠ｎである。ストツプビツ
トSPを1.5ビツト長にするときは、分周器２Ｃの
分周比を３分の１にし、ストツプビツトSPを２
ビツト長にするときは、分周比を４分の１にす
る。これは、ストツプビツトSPのビツト数をＭ
とするには、ストツプビツトSPのときだけ、第
３図イの分周器２Ａの出力波形をさらにＭ分の１
に分周した波形と同じものを分周器２Ｂに加える
必要があるからである。
トSPを1.5ビツト長にするときは、分周器２Ｃの
分周比を３分の１にし、ストツプビツトSPを２
ビツト長にするときは、分周比を４分の１にす
る。これは、ストツプビツトSPのビツト数をＭ
とするには、ストツプビツトSPのときだけ、第
３図イの分周器２Ａの出力波形をさらにＭ分の１
に分周した波形と同じものを分周器２Ｂに加える
必要があるからである。
すなわち、ストツプビツトSPのビツト数をＭ
とすると、分周器２Ａの分周比が１／ｍなので、
分周器２Ｃの分周比を１／ｎ＝１／mMにする。
とすると、分周器２Ａの分周比が１／ｍなので、
分周器２Ｃの分周比を１／ｎ＝１／mMにする。
なお、第２図で分周器２Ａと分周器２Ｃを並列
に配置しているが、両者を直列にしてもよい。直
列にした場合は、両者の合成分周比を１／mMに
する。
に配置しているが、両者を直列にしてもよい。直
列にした場合は、両者の合成分周比を１／mMに
する。
セレクタ３は、分周器２Ａと分周器２Ｃの出力
を切り換え、セレクタ３の出力を分周器２Ｂに送
る。セレクタ３は後述のゲート６の出力によつて
制御される。
を切り換え、セレクタ３の出力を分周器２Ｂに送
る。セレクタ３は後述のゲート６の出力によつて
制御される。
ビツトカウンタ４は、分周器２Ｂからの送信用
タイミング信号をカウントする。つまり、ビツト
カウンタ４は、例えば第１図のSTからSPまでの
ビツト数をカウントする。
タイミング信号をカウントする。つまり、ビツト
カウンタ４は、例えば第１図のSTからSPまでの
ビツト数をカウントする。
デコーダ５はビツトカウンタ４の出力をデコー
ドし、ストツプビツトSPのとき「１」を出す。
ドし、ストツプビツトSPのとき「１」を出す。
例えば、第１図の場合、デコーダ５は、ビツト
カウンタ４のカウント値が７になると「１」を出
す。
カウンタ４のカウント値が７になると「１」を出
す。
デコーダ５の出力は、ゲート６を介して分周器
２Ａ，２Ｂとセレクタ３に加えられ、分周器２Ａ
と２Ｂのオンオフを制御するとともにセレクタ３
の切換えを制御する。
２Ａ，２Ｂとセレクタ３に加えられ、分周器２Ａ
と２Ｂのオンオフを制御するとともにセレクタ３
の切換えを制御する。
ゲート６の出力が「０」のときは、分周器２Ａ
はオンし、分周器２Ｃはオフになる。また、セレ
クタ３は分周器２Ａ側に切り換えられる。
はオンし、分周器２Ｃはオフになる。また、セレ
クタ３は分周器２Ａ側に切り換えられる。
ゲート６の出力が「１」のときは、分周器２Ａ
はオフになり、分周器２Ｃはオンになる。また、
セレクタ３は分周器２Ｃ側に切り換えられる。
はオフになり、分周器２Ｃはオンになる。また、
セレクタ３は分周器２Ｃ側に切り換えられる。
すなわち、第２図では、ビツトカウンタ４の出
力はデコーダ５でデコードして分周器２Ａ，２Ｃ
とセレクタ３に帰還し、ストツプビツトSPのと
きは、分周器２Ａは分周器２Ｃの出力を分周す
る。ストツプビツトSPでないときは、分周器２
Ｃは分周器２Ａの出力を分周する。
力はデコーダ５でデコードして分周器２Ａ，２Ｃ
とセレクタ３に帰還し、ストツプビツトSPのと
きは、分周器２Ａは分周器２Ｃの出力を分周す
る。ストツプビツトSPでないときは、分周器２
Ｃは分周器２Ａの出力を分周する。
従来回路では、ビツトカウンタ４の出力をデコ
ーダ５でデコードして帰還するループがなく、ま
たストツプビツトSPのビツト数を変えるときは、
その変更に合せてビツトカウンタ４を調整しなけ
ればならなかつた。第２図の実施例では、デコー
ダ５の出力で分周器２Ａと２Ｃの出力を選択して
いるので、ビツトカウンタ８はそのまま分周器２
Ｂの出力をカウントすればよい。
ーダ５でデコードして帰還するループがなく、ま
たストツプビツトSPのビツト数を変えるときは、
その変更に合せてビツトカウンタ４を調整しなけ
ればならなかつた。第２図の実施例では、デコー
ダ５の出力で分周器２Ａと２Ｃの出力を選択して
いるので、ビツトカウンタ８はそのまま分周器２
Ｂの出力をカウントすればよい。
次に、第２図の動作例を第４図の波形図で説明
する。
する。
第４図はストツプビツトSPを1.5ビツト長にす
る場合の例で、分周器２Ｃの分周比は３分の１で
ある。
る場合の例で、分周器２Ｃの分周比は３分の１で
ある。
第４図アは、第３図アと同じくクロツク発生回
路１の出力波形である。
路１の出力波形である。
第４図イは分周器２Ａの出力波形で、時刻t1〜
t2の間はデコーダ５の出力でカウントをオフにす
る。時刻t1〜t2以外では、第４図イと同じように
第４図アの波形を２分の１に分周する。
t2の間はデコーダ５の出力でカウントをオフにす
る。時刻t1〜t2以外では、第４図イと同じように
第４図アの波形を２分の１に分周する。
第４図ウは分周器２Ｃの出力波形で、時刻t1〜
t2の間だけデコーダ５の出力でカウントをオンに
する。この場合、分周器２Ｃは、分周比が３分の
１なので、第４図アの波形３つで分周出力１つを
出す。第４図では、分周器２Ｃは、時刻t3，t2で
それぞれ分周出力を出す。
t2の間だけデコーダ５の出力でカウントをオンに
する。この場合、分周器２Ｃは、分周比が３分の
１なので、第４図アの波形３つで分周出力１つを
出す。第４図では、分周器２Ｃは、時刻t3，t2で
それぞれ分周出力を出す。
第４図エはセレクタ３の出力波形で、第４図イ
と第４図ウの波形を加算した形になる。
と第４図ウの波形を加算した形になる。
第４図オは分周器２Ｂの出力波形で、第４図エ
の波形を２分の１に分周したものである。第４図
では、時刻t1〜t2の間で、1.5ビツト長の送信用タ
イミング信号が得られるを示す。
の波形を２分の１に分周したものである。第４図
では、時刻t1〜t2の間で、1.5ビツト長の送信用タ
イミング信号が得られるを示す。
すなわち、第４図オの時刻t1〜t2の送信用タイ
ミング信号は1.5ビツト長のストツプビツトを送
信するための信号である。
ミング信号は1.5ビツト長のストツプビツトを送
信するための信号である。
(e) 発明の効果
この発明によれば、ストツプビツトSPのビツ
ト数を変える場合、分周器２Ｃの分周比を変える
ようにしているので、ストツプビツトSPを任意
のビツト数に設定することができるとともに、ス
トツプビツトSPのビツト数を変えてもビツトカ
ウンタをそのままで使えるので回路が簡単にな
る。
ト数を変える場合、分周器２Ｃの分周比を変える
ようにしているので、ストツプビツトSPを任意
のビツト数に設定することができるとともに、ス
トツプビツトSPのビツト数を変えてもビツトカ
ウンタをそのままで使えるので回路が簡単にな
る。
第１図は調歩同期方式の説明図、第２図はこの
発明による実施例の構成図、第３図は送信用タイ
ミング信号の説明図、第４図は第２図の動作例の
波形図である。 １……クロツク発生回路、２Ａ……分周器、２
Ｂ……分周器、２Ｃ……分周器、３……セレク
タ、４……ビツトカウンタ、５……デコーダ、６
……ゲート、７……端子、８……出力端子、ST
……スタートビツト、SP……ストツプビツト。
発明による実施例の構成図、第３図は送信用タイ
ミング信号の説明図、第４図は第２図の動作例の
波形図である。 １……クロツク発生回路、２Ａ……分周器、２
Ｂ……分周器、２Ｃ……分周器、３……セレク
タ、４……ビツトカウンタ、５……デコーダ、６
……ゲート、７……端子、８……出力端子、ST
……スタートビツト、SP……ストツプビツト。
Claims (1)
- 【特許請求の範囲】 １ クロツク発生回路１と、クロツク発生回路１
の出力をｍ分の１に分周する第１の分周器２Ａ
と、第１の分周器２Ａの出力を２分の１に分周す
る第２の分周器２Ｂとをもち、第２の分周器２Ｂ
の出力を送信用タイミングにする調歩同期方式に
おいて、 第１の分周器２Ａに並列に配置し、ストツプビ
ツトのビツト数をＭとしたとき、クロツク発生回
路１の出力をmM分の１に分周する第３の分周器
２Ｃと、 第１の分周器２Ａと第３の分周器２Ｃを切り換
え、切換出力を第２の分周器２Ｂに加えるセレク
タ３と、 第２の分周器２Ｂの出力をカウントするビツト
カウンタ４と、 ビツトカウンタ４の出力をデコードし、ビツト
カウンタ４の出力からストツプビツトの位置を検
出するデコーダ５とを備え、 デコーダ５の出力を第１の分周器２Ａ、第２の
分周器２Ｃ及びセレクタ３に加え、デコーダ５の
出力で第１の分周器２Ａと第３の分周器２Ｃのオ
ンオフを制御するとともに、セレクタ３の切換え
を制御し、 ビツトカウンタ４の出力が「０」のときは、第
１の分周器２Ａの出力を第２の分周器２Ｂに加
え、 ビツトカウンタ４の出力が「１」のときは、第
３の分周器２Ｃの出力を第２の分周器２Ｂに加え
ることを特徴とするストツプビツト数設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56015538A JPS57129558A (en) | 1981-02-04 | 1981-02-04 | Setting circuit of stop bit number |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56015538A JPS57129558A (en) | 1981-02-04 | 1981-02-04 | Setting circuit of stop bit number |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57129558A JPS57129558A (en) | 1982-08-11 |
| JPH0136293B2 true JPH0136293B2 (ja) | 1989-07-31 |
Family
ID=11891570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56015538A Granted JPS57129558A (en) | 1981-02-04 | 1981-02-04 | Setting circuit of stop bit number |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57129558A (ja) |
-
1981
- 1981-02-04 JP JP56015538A patent/JPS57129558A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57129558A (en) | 1982-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0773219B2 (ja) | 並直列変換装置 | |
| JPH06209246A (ja) | マルチプレクサ | |
| US5025461A (en) | Method of and circuit arrangement for recovering a bit clock from a received digital communication signal | |
| JPS5970019A (ja) | シフトレジスタ遅延回路 | |
| US3986168A (en) | Multichannel error signal generator | |
| EP0881767A1 (en) | Combinational delay circuit for a digital frequency multiplier | |
| JP2597239B2 (ja) | ディジタル位相同期ループ及び該ディジタル位相同期ループを具える受信機及びその制御方法 | |
| KR970024568A (ko) | 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법 | |
| HU196023B (en) | Synchronizing system for digital telecommunication networks | |
| JP2693758B2 (ja) | フレームパルス発生方式 | |
| JPH0136293B2 (ja) | ||
| US5121417A (en) | Count-locked loop timing generator | |
| JP3485449B2 (ja) | クロック分周切替回路 | |
| US5566138A (en) | Counter circuit for controlling the operation of a quartz clock with "one touch" or "fast" electrical resetting of the time | |
| JPH0157539B2 (ja) | ||
| SU866748A1 (ru) | Делитель частоты следовани импульсов | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPS62112434A (ja) | クロツク分配装置 | |
| JP3189196B2 (ja) | データ伝送システム | |
| JP2734782B2 (ja) | スタッフ多重化装置のクロック平滑回路 | |
| JPH02121541A (ja) | チャンネルアクセス方式 | |
| JPH06188965A (ja) | Ｄｔｍｆ信号生成回路 | |
| SU1167748A1 (ru) | Устройство синхронизации | |
| JPS58188952A (ja) | パラレル・シリアル・デ−タ伝送回路 | |
| JPH06169238A (ja) | パターン発生回路 |