JPH0136742B2 - - Google Patents
Info
- Publication number
- JPH0136742B2 JPH0136742B2 JP56153233A JP15323381A JPH0136742B2 JP H0136742 B2 JPH0136742 B2 JP H0136742B2 JP 56153233 A JP56153233 A JP 56153233A JP 15323381 A JP15323381 A JP 15323381A JP H0136742 B2 JPH0136742 B2 JP H0136742B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- out shift
- shift memory
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000872 buffer Substances 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 description 5
- BIYFBWRLDKOYMU-UHFFFAOYSA-N 1-(3,4-dichlorophenyl)-2-(ethylamino)propan-1-one Chemical compound CCNC(C)C(=O)C1=CC=C(Cl)C(Cl)=C1 BIYFBWRLDKOYMU-UHFFFAOYSA-N 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は回線アダプタ、特に、通信制御装置に
おけるキヤラクタバツフア方式の回線アダプタ
で、ビツトバツフアを有する回線アダプタに関す
る。
おけるキヤラクタバツフア方式の回線アダプタ
で、ビツトバツフアを有する回線アダプタに関す
る。
一般に、回線アダプタは回線から供給されたビ
ツトシリアルデータをデータ処理装置に転送する
場合に、モデムを介して供給されたビツトシリア
ルデータを受信キヤラクタに変換して通信制御装
置を介してデータ処理装置に供給する。
ツトシリアルデータをデータ処理装置に転送する
場合に、モデムを介して供給されたビツトシリア
ルデータを受信キヤラクタに変換して通信制御装
置を介してデータ処理装置に供給する。
第１図は本発明および従来の回線アダプタを含
むデータ通信システムのシステム構成図である。
むデータ通信システムのシステム構成図である。
第１図に示すように、回線Ｌから供給されたビ
ツトシリアルデータをモデムMDを介して回線ア
ダプタLAで、並列データに組み立て、これを通
信制御装置LCが受け取り、データ処理装置PUで
これを処理する。
ツトシリアルデータをモデムMDを介して回線ア
ダプタLAで、並列データに組み立て、これを通
信制御装置LCが受け取り、データ処理装置PUで
これを処理する。
従来の回線アダプタは、回線Ｌからのビツトシ
リアルデータを回線Ｌの伝送速度に同期して、フ
アーストインフアーストアウトシフトメモリに蓄
積し、これをシフトレジスタに出力し、シフトレ
ジスタで並列データに組み立てるビツトバツフア
を有している。
リアルデータを回線Ｌの伝送速度に同期して、フ
アーストインフアーストアウトシフトメモリに蓄
積し、これをシフトレジスタに出力し、シフトレ
ジスタで並列データに組み立てるビツトバツフア
を有している。
このような従来の回線アダプタはモデム等のス
テータス信号を直接外部装置制御回路を通して、
上位通信制御装置へ出力していた。
テータス信号を直接外部装置制御回路を通して、
上位通信制御装置へ出力していた。
このため、従来の回線アダプタはビツトシリア
ルデータがビツトバツフアに入力された時点でス
テータス信号が入力されるため、上位通信制御装
置へのデータとステータス信号に時間的ずれが生
じ、ビツトバツフアに蓄積したデータが全てシフ
トレジスタに入力されたことを確認して、モデム
等の監視をする必要があつた。
ルデータがビツトバツフアに入力された時点でス
テータス信号が入力されるため、上位通信制御装
置へのデータとステータス信号に時間的ずれが生
じ、ビツトバツフアに蓄積したデータが全てシフ
トレジスタに入力されたことを確認して、モデム
等の監視をする必要があつた。
特に、従来の回線アダプタは、受信の終了時に
おいて、受信データがビツトバツフアに残つてい
るのにモデムステータス信号が終る時のステータ
スを示し、異常終了となるおそれがあつた。
おいて、受信データがビツトバツフアに残つてい
るのにモデムステータス信号が終る時のステータ
スを示し、異常終了となるおそれがあつた。
したがつて、従来の回線アダプタはビツトバツ
フアを持たない回線アダプタと同一の監視をする
ことができず、監視が複雑になるという欠点があ
つた。
フアを持たない回線アダプタと同一の監視をする
ことができず、監視が複雑になるという欠点があ
つた。
本発明の目的は、ビツトバツフアを有しかつ回
線アダプタと同一の監視ができるビツトバツフア
を有する回線アダプタを提供することにある。
線アダプタと同一の監視ができるビツトバツフア
を有する回線アダプタを提供することにある。
すなわち、本発明の目的は、ビツトシリアルデ
ータをフアーストインフアーストアウトシフトメ
モリに蓄積しこれを並列な受信データに変換する
ビツトバツフアを有する回線アダプタにおいて
も、モデム等のステータス信号をビツトバツフア
に蓄えることによりモデム等の監視を、ビツトバ
ツフアを使用しない回線アダプタと同一にした回
線アダプタを提供することにある。
ータをフアーストインフアーストアウトシフトメ
モリに蓄積しこれを並列な受信データに変換する
ビツトバツフアを有する回線アダプタにおいて
も、モデム等のステータス信号をビツトバツフア
に蓄えることによりモデム等の監視を、ビツトバ
ツフアを使用しない回線アダプタと同一にした回
線アダプタを提供することにある。
本発明の回線アダプタは、回線からこの回線の
伝送速度に同期して供給されたビツトシリアルデ
ータを蓄積する第１のフアーストインフアースト
アウトシフトメモリと、前記ビツトシリアルデー
タをビツト並列の受信データに変換するシフトレ
ジスタと、前記受信データを保持しデータ処理装
置に出力するバツフアレジスタと、前記第１のフ
アーストインフアーストアウトシフトメモリと同
一の構成を有し回線からの前記ビツトシリアルデ
ータの供給後に供給されるステータス信号を蓄積
し前記受信データの出力後に出力する第２のフア
ーストインフアーストアウトシフトメモリとを含
んで構成される。
伝送速度に同期して供給されたビツトシリアルデ
ータを蓄積する第１のフアーストインフアースト
アウトシフトメモリと、前記ビツトシリアルデー
タをビツト並列の受信データに変換するシフトレ
ジスタと、前記受信データを保持しデータ処理装
置に出力するバツフアレジスタと、前記第１のフ
アーストインフアーストアウトシフトメモリと同
一の構成を有し回線からの前記ビツトシリアルデ
ータの供給後に供給されるステータス信号を蓄積
し前記受信データの出力後に出力する第２のフア
ーストインフアーストアウトシフトメモリとを含
んで構成される。
すなわち、本発明の回線アダプタは、回線から
のビツトシリアルデータを回線の伝送速度に同期
して蓄積する第１のフアーストインフアーストア
ウトシフトメモリと、 前記フアーストインフアーストアウトシフトメ
モリからのビツトシリアルデータを、並列な受信
データに変換するシフトレジスタと、これを上位
通信制御装置に受け渡すバツフアレジスタと、こ
れらを制御する受信制御回路およびモデム等の監
視、制御を行う外部装置制御回路を持つ回線アダ
プタにおいて、回線からのビツトシリアルなデー
タを、回線の伝送速度に同期して蓄積しシフトレ
ジスタに出力する第１のフアーストインフアース
トアウトシフトメモリと同一の構成を有しモデム
等のステータス信号を蓄積し外部装置制御回路に
送出する第２のフアーストインフアーストアウト
シフトメモリとを用いることによりシフトレジス
タへのデータ入力と、外部装置制御回路へのステ
ータス信号入力を同期させ、上位通信制御装置か
らはモデム等のステータス信号が受信データに同
期して見えるように構成される。
のビツトシリアルデータを回線の伝送速度に同期
して蓄積する第１のフアーストインフアーストア
ウトシフトメモリと、 前記フアーストインフアーストアウトシフトメ
モリからのビツトシリアルデータを、並列な受信
データに変換するシフトレジスタと、これを上位
通信制御装置に受け渡すバツフアレジスタと、こ
れらを制御する受信制御回路およびモデム等の監
視、制御を行う外部装置制御回路を持つ回線アダ
プタにおいて、回線からのビツトシリアルなデー
タを、回線の伝送速度に同期して蓄積しシフトレ
ジスタに出力する第１のフアーストインフアース
トアウトシフトメモリと同一の構成を有しモデム
等のステータス信号を蓄積し外部装置制御回路に
送出する第２のフアーストインフアーストアウト
シフトメモリとを用いることによりシフトレジス
タへのデータ入力と、外部装置制御回路へのステ
ータス信号入力を同期させ、上位通信制御装置か
らはモデム等のステータス信号が受信データに同
期して見えるように構成される。
すなわち、本発明の回線アダプタは、回線の伝
送速度に同期して、回線上のビツトシリアルデー
タを蓄積し出力する第１フアーストインフアース
トアウトシフトメモリと、前記ビツトシリアルデ
ータを並列な受信データに変換するシフトレジス
タと、前記受信データを上位の通信制御装置に渡
すバツフアレジスタと、これらを制御する受信制
御回路およびモデム等の監視制御を行なう外部装
置制御回路を有する回線アダプタにおいてモデム
等のステータス信号をビツトシリアルデータを蓄
積する第１のフアーストインフアーストアウトシ
フトメモリと同一構成の第２のフアーストインフ
アーストアウトシフトメモリに蓄積しこれを外部
装置制御回路に入力することにより通信制御装置
へのデータとステータス信号の時間的ずれをなく
して構成される。
送速度に同期して、回線上のビツトシリアルデー
タを蓄積し出力する第１フアーストインフアース
トアウトシフトメモリと、前記ビツトシリアルデ
ータを並列な受信データに変換するシフトレジス
タと、前記受信データを上位の通信制御装置に渡
すバツフアレジスタと、これらを制御する受信制
御回路およびモデム等の監視制御を行なう外部装
置制御回路を有する回線アダプタにおいてモデム
等のステータス信号をビツトシリアルデータを蓄
積する第１のフアーストインフアーストアウトシ
フトメモリと同一構成の第２のフアーストインフ
アーストアウトシフトメモリに蓄積しこれを外部
装置制御回路に入力することにより通信制御装置
へのデータとステータス信号の時間的ずれをなく
して構成される。
次に、本発明の実施例について、図面を参照し
て説明する。
て説明する。
第２図は、本発明の一実施例を示すブロツク図
である。
である。
回線からのビツトシリアルデータ９はモデム
MDを通して回線の伝送速度に同期してフアース
トインフアーストアウトシフトメモリFIFO１に
入力する。モデムMDからくるステータス信号ｂ
のキヤリア検出CDは、回線の伝送速度に同期し
てフアーストインフアーストアウトシフトメモリ
FIFO１と同一の構成を有するフアーストインフ
アーストアウトシフトメモリFIFO２に入力する。
フアーストインフアーストアウトシフトメモリ
FIFO１から出力されるビツトシリアルデータ
a′は受信制御回路CNTの制御を受けシフトレジ
スタSFRに入力され、並列な受信データｃに変
換される。
MDを通して回線の伝送速度に同期してフアース
トインフアーストアウトシフトメモリFIFO１に
入力する。モデムMDからくるステータス信号ｂ
のキヤリア検出CDは、回線の伝送速度に同期し
てフアーストインフアーストアウトシフトメモリ
FIFO１と同一の構成を有するフアーストインフ
アーストアウトシフトメモリFIFO２に入力する。
フアーストインフアーストアウトシフトメモリ
FIFO１から出力されるビツトシリアルデータ
a′は受信制御回路CNTの制御を受けシフトレジ
スタSFRに入力され、並列な受信データｃに変
換される。
受信制御回路CNTは、並列な受信データｃを
バツフアレジスタBFRに移し上位の通信制御装
置LCにデータの引き取り要求を発生する。
バツフアレジスタBFRに移し上位の通信制御装
置LCにデータの引き取り要求を発生する。
一方、前記ステータス信号ｂのキヤリア検出
は、フアーストインフアーストアウトシフトメモ
リFIFO２に蓄積された後、フアーストインフア
ーストアウトシフトメモリFIFO１と同様な制御
を受信制御回路CNTにより受け外部装置制御回
路DCECへ出力する。
は、フアーストインフアーストアウトシフトメモ
リFIFO２に蓄積された後、フアーストインフア
ーストアウトシフトメモリFIFO１と同様な制御
を受信制御回路CNTにより受け外部装置制御回
路DCECへ出力する。
この外部装置制御回路DCECへ入力した、前記
ステータス信号b′のキヤリア検出CDの状態は、
この時シフトレジスタSFRに入力したビツトシ
リアルデータb′が回線から受信データをフアース
トインフアーストアウトシフトメモリFIFO１に
入力した時の前記ステータス信号ｂのキヤリア検
出CDの状態であり、通信制御装置にステータス
信号b″を出力する。
ステータス信号b′のキヤリア検出CDの状態は、
この時シフトレジスタSFRに入力したビツトシ
リアルデータb′が回線から受信データをフアース
トインフアーストアウトシフトメモリFIFO１に
入力した時の前記ステータス信号ｂのキヤリア検
出CDの状態であり、通信制御装置にステータス
信号b″を出力する。
データ端末レデイERやステータス信号ｂの呼
出表示CI等のモデム制御信号ｄは、フアースト
インフアーストアウトシフトメモリを介す必要が
ないため、直接外部装置制御回路DCECへ接続さ
れる。
出表示CI等のモデム制御信号ｄは、フアースト
インフアーストアウトシフトメモリを介す必要が
ないため、直接外部装置制御回路DCECへ接続さ
れる。
このように、モデムMD等からの信号をフアー
ストインフアーストアウトシフトメモリFIFOに
蓄積し、受信データと同期して出力することによ
りモデム等の状態監視を上位の通信制御装置LC
からは、回線からのビツトシリアルデータａがシ
フトレジスタSFRに入力した時点で監視するこ
とが可能となり、フアーストインフアーストアウ
トシフトメモリを持たない回線アダプタと同様な
制御を行うことができる。
ストインフアーストアウトシフトメモリFIFOに
蓄積し、受信データと同期して出力することによ
りモデム等の状態監視を上位の通信制御装置LC
からは、回線からのビツトシリアルデータａがシ
フトレジスタSFRに入力した時点で監視するこ
とが可能となり、フアーストインフアーストアウ
トシフトメモリを持たない回線アダプタと同様な
制御を行うことができる。
本発明の回線アダプタは、第１のフアーストイ
ンフアーストアウトシフトメモリと同一構成の第
２のフアーストインフアーストアウトシフトメモ
リを追加することにより、ステータス信号の供給
をビツトシリアルデータの供給後に出力する代り
に、受信データの出力後に供給できるので、ビツ
トバツフアを有しない回線アダプタと同一の監視
が行なえるので、監視の共用化が達成できるとい
う効果がある。
ンフアーストアウトシフトメモリと同一構成の第
２のフアーストインフアーストアウトシフトメモ
リを追加することにより、ステータス信号の供給
をビツトシリアルデータの供給後に出力する代り
に、受信データの出力後に供給できるので、ビツ
トバツフアを有しない回線アダプタと同一の監視
が行なえるので、監視の共用化が達成できるとい
う効果がある。
すなわち、本発明の回線アダプタは、モデム等
のステータス信号もふくめて、フアーストインフ
アーストアウトシフトメモリに入れることにより
フアーストインフアーストアウトシフトメモリを
持たない回線アダプタと同一の監視制御ができる
という効果がある。
のステータス信号もふくめて、フアーストインフ
アーストアウトシフトメモリに入れることにより
フアーストインフアーストアウトシフトメモリを
持たない回線アダプタと同一の監視制御ができる
という効果がある。
第１図は本発明および従来の回線アダプタを含
むデータ通信システムのシステム構成図、第２図
は本発明の一実施例を示すブロツク図である。 PU……データ処理装置、LC……通信制御装
置、LA……回線アダプタ、MD……モデム、
FIFO１……フアーストインフアーストアウトシ
フトメモリ、FIFO２……フアーストインフアー
ストアウトシフトメモリ、SFR……シフトレジ
スタ、BFR……バツフアレジスタ、CNT……受
信制御回路、DCEC……外部装置制御回路、ａ，
a′……ビツトシリアルデータ、ｂ，b′，b″……ス
テータス信号、ｃ，c′……受信データ、ｄ……モ
デム制御信号。
むデータ通信システムのシステム構成図、第２図
は本発明の一実施例を示すブロツク図である。 PU……データ処理装置、LC……通信制御装
置、LA……回線アダプタ、MD……モデム、
FIFO１……フアーストインフアーストアウトシ
フトメモリ、FIFO２……フアーストインフアー
ストアウトシフトメモリ、SFR……シフトレジ
スタ、BFR……バツフアレジスタ、CNT……受
信制御回路、DCEC……外部装置制御回路、ａ，
a′……ビツトシリアルデータ、ｂ，b′，b″……ス
テータス信号、ｃ，c′……受信データ、ｄ……モ
デム制御信号。
Claims (1)
- １ 回線からこの回線の伝送速度に同期して供給
されたビツトシリアルデータを蓄積する第１のフ
アーストインフアーストアウトシフトメモリと、
前記ビツトシリアルデータをビツト並列の受信デ
ータに変換するシフトレジスタと、前記受信デー
タを保持しデータ処理装置に出力するバツフアレ
ジスタと、前記第１のフアーストインフアースト
アウトシフトメモリと同一の構成を有し回線から
の前記ビツトシリアルデータの供給後に供給され
るステータス信号を蓄積し前記受信データの出力
後に出力する第２のフアーストインフアーストア
ウトシフトメモリとを含むことを特徴とする回線
アダプタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153233A JPS5854763A (ja) | 1981-09-28 | 1981-09-28 | 回線アダプタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153233A JPS5854763A (ja) | 1981-09-28 | 1981-09-28 | 回線アダプタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5854763A JPS5854763A (ja) | 1983-03-31 |
| JPH0136742B2 true JPH0136742B2 (ja) | 1989-08-02 |
Family
ID=15557959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153233A Granted JPS5854763A (ja) | 1981-09-28 | 1981-09-28 | 回線アダプタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5854763A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499444U (ja) * | 1991-01-24 | 1992-08-27 | ||
| JPH0522905U (ja) * | 1991-05-20 | 1993-03-26 | 中部通信建設株式会社 | ロープ連結具 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744569B2 (ja) * | 1987-10-09 | 1995-05-15 | 日本電気株式会社 | シリアル・データ受信回路 |
-
1981
- 1981-09-28 JP JP56153233A patent/JPS5854763A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0499444U (ja) * | 1991-01-24 | 1992-08-27 | ||
| JPH0522905U (ja) * | 1991-05-20 | 1993-03-26 | 中部通信建設株式会社 | ロープ連結具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5854763A (ja) | 1983-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201817B1 (en) | Memory based buffering for a UART or a parallel UART like interface | |
| KR19990063291A (ko) | 동기 데이터 버스를 통해 비동기 데이터 스트림을 전송하는 방법, 및 그 방법을 실행하는 회로 장치 | |
| JPH0136742B2 (ja) | ||
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| CN112367232B (zh) | 一种道路试验车多路can数据采集终端及方法 | |
| JPS6359042A (ja) | 通信インタ−フエイス装置 | |
| JPH0136741B2 (ja) | ||
| CN222073233U (zh) | 一种多接口传输的摄像头 | |
| JPH0690269A (ja) | データ伝送方法 | |
| JP2001167022A (ja) | データ転送システム | |
| KR200178465Y1 (ko) | 협대역 아이에스디엔 비채널 데이타 송수신 장치 | |
| JP3675724B2 (ja) | セル遅延削減方法及びセル遅延削減システム | |
| JPH11122275A (ja) | シリアル通信システム | |
| JP3170827B2 (ja) | ポーリングデータ収集システム | |
| JPH10187647A (ja) | データ伝送方法及びその装置 | |
| JP2000295114A (ja) | データ転送回路 | |
| JPS6292551A (ja) | 通信制御方式 | |
| KR100283557B1 (ko) | 티디버스의 데이터 병렬 전송 방법 및 이를 위한 티디버스 인터페이스 회로 | |
| CN117674780A (zh) | 一种脉冲编码调制数据采集电路及方法 | |
| JPS59205855A (ja) | 回線アダプタ | |
| CN117792820A (zh) | 一种基于1553b总线技术的通讯模块 | |
| JPS5846746A (ja) | 回線アダプタ | |
| JPS61227451A (ja) | シリアルデ−タ通信制御用集積回路 | |
| KR19990041750A (ko) | 유에스비 컨트롤러의 벌크 인터페이스부 | |
| JPH0313147A (ja) | 非同期同期インタフェースのフレーム変換回路 |