JPH0137017B2 - - Google Patents
Info
- Publication number
- JPH0137017B2 JPH0137017B2 JP58115210A JP11521083A JPH0137017B2 JP H0137017 B2 JPH0137017 B2 JP H0137017B2 JP 58115210 A JP58115210 A JP 58115210A JP 11521083 A JP11521083 A JP 11521083A JP H0137017 B2 JPH0137017 B2 JP H0137017B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- signal
- mismatch
- transmission line
- preset value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 description 13
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
従来技術
本発明はPCM通信装置のフレーム同期方式に
関する。
関する。
背景技術
PCM通信の分野では、フレームが周期的に操
り返し送られてくることが多い。そこで同期パル
スの配列が系列方式の場合においては、この同期
パターンより検出したフレーム同期パルスを監視
していて、同期が崩れたときにハンテイングによ
り同期引き込みを行ない、正しい同期信号を得て
いる。しかし集中的な伝送路符号誤りと同期崩れ
とを混合しないように同期保護回路を設ける。通
常、同期保護回路は一定期間集中的に検出同期パ
ルスがずれたときに、初めの同期崩れと判断して
ハンテイング状態に入るという前方保護能力と、
同期状態に入つても一定期間、同期状態を監視
し、誤つた同期判断を防止するという後方保護能
力とを有している。
り返し送られてくることが多い。そこで同期パル
スの配列が系列方式の場合においては、この同期
パターンより検出したフレーム同期パルスを監視
していて、同期が崩れたときにハンテイングによ
り同期引き込みを行ない、正しい同期信号を得て
いる。しかし集中的な伝送路符号誤りと同期崩れ
とを混合しないように同期保護回路を設ける。通
常、同期保護回路は一定期間集中的に検出同期パ
ルスがずれたときに、初めの同期崩れと判断して
ハンテイング状態に入るという前方保護能力と、
同期状態に入つても一定期間、同期状態を監視
し、誤つた同期判断を防止するという後方保護能
力とを有している。
上述の前方保護は、同期パターンより検出した
同期信号と、ビツトクロツクをフレームカウンタ
で計数したフレーム同期信号とを比較して、これ
より生じた不一致パルスをカウンタで計数して特
定の値に設定したカウント値以上になつたときに
同期崩れと判断する。この設定カウント値の大き
さによつて前方保護能力がきまる。
同期信号と、ビツトクロツクをフレームカウンタ
で計数したフレーム同期信号とを比較して、これ
より生じた不一致パルスをカウンタで計数して特
定の値に設定したカウント値以上になつたときに
同期崩れと判断する。この設定カウント値の大き
さによつて前方保護能力がきまる。
ジツタの少ない通信系では、不一致パルス数を
計数するカウンタの設定カウント値は一般に比較
的小さくてよい。しかし、これは定常状態におい
てのことであり、無線系のように空間の状態によ
り一時的に信号伝搬状況が悪化する系では、その
際伝送路符号誤りも多くなり、しばしばハンテイ
ング状態に入つてしまう。これをふせぐため、設
定カウント値を過大にすれば、同期崩れのときの
復旧が遅れるという欠点があつた。
計数するカウンタの設定カウント値は一般に比較
的小さくてよい。しかし、これは定常状態におい
てのことであり、無線系のように空間の状態によ
り一時的に信号伝搬状況が悪化する系では、その
際伝送路符号誤りも多くなり、しばしばハンテイ
ング状態に入つてしまう。これをふせぐため、設
定カウント値を過大にすれば、同期崩れのときの
復旧が遅れるという欠点があつた。
本発明の目的は、上記の欠点を除去し、伝送路
符号誤りが一時的に大幅に変動するような通信系
においても、最適な前方保護能力を有するような
フレーム同期保護方式を提供することにある。
符号誤りが一時的に大幅に変動するような通信系
においても、最適な前方保護能力を有するような
フレーム同期保護方式を提供することにある。
発明の開示
本発明は、伝送路信号を受信し、復調した
PCMデータ信号に含まれる同期パターンから検
出される検衆同期信号と、復調ビツトクロツクを
カウントするフレームカウンタからの同期信号と
の不一致を検出し、該不一致パルス数を不一致数
カウンタでカウントし、プリセツト値を超えたと
きにハンテイングパルスを発生し、フレーム同期
をずらして同期させるフレーム同期方式におい
て、伝送路受信信号の信号レベルを検出する信号
レベル検出器と、前記不一致数カウンタにプリセ
ツト値を与えるプリセツト値設定手段とを備え、
前記プリセツト値設定手段は、伝送路信号レベル
と伝送路符号誤り率との関係から、伝送路信号レ
ベルに適応したプリセツト値を不一致数カウンタ
に自動的に供給するようにしたものである。
PCMデータ信号に含まれる同期パターンから検
出される検衆同期信号と、復調ビツトクロツクを
カウントするフレームカウンタからの同期信号と
の不一致を検出し、該不一致パルス数を不一致数
カウンタでカウントし、プリセツト値を超えたと
きにハンテイングパルスを発生し、フレーム同期
をずらして同期させるフレーム同期方式におい
て、伝送路受信信号の信号レベルを検出する信号
レベル検出器と、前記不一致数カウンタにプリセ
ツト値を与えるプリセツト値設定手段とを備え、
前記プリセツト値設定手段は、伝送路信号レベル
と伝送路符号誤り率との関係から、伝送路信号レ
ベルに適応したプリセツト値を不一致数カウンタ
に自動的に供給するようにしたものである。
一般に、通信系の性質、搬送波変調方式、受信
機の設置条件などにより、状況は異なるが、受信
信号レベルが大きいと伝送路符号誤りが少なく、
逆に上記受信信号レベルが小さいと伝送路符号誤
りが多い。そこで、本発明では、通信系の性質、
条件等により信号レベルと伝送路符号誤り率との
関係が一定に定まることを利用して、信号レベル
により不一致数カウンタに最適なプリセツト値を
与えるプリセツト値設定手段を設けることによ
り、信号伝搬状況の変動がある場合でも、常に最
適の前方保護能力をもつフレーム同期方式を実現
している。
機の設置条件などにより、状況は異なるが、受信
信号レベルが大きいと伝送路符号誤りが少なく、
逆に上記受信信号レベルが小さいと伝送路符号誤
りが多い。そこで、本発明では、通信系の性質、
条件等により信号レベルと伝送路符号誤り率との
関係が一定に定まることを利用して、信号レベル
により不一致数カウンタに最適なプリセツト値を
与えるプリセツト値設定手段を設けることによ
り、信号伝搬状況の変動がある場合でも、常に最
適の前方保護能力をもつフレーム同期方式を実現
している。
発明を実施するための最良の形態
次に本発明の実施例について図面を参照して説
明する。第１図は、同期保護回路として競合カウ
ンタ方式を用いた場合に、本発明を適用した実施
例の回路プロツク図である。伝送路より受信機に
入つた信号は前置増幅器１で増幅され、その信号
から復調回路２でPCMの符号化データ信号とビ
ツトクロツクとが得られる。そして、前記データ
信号とビツトクロツクとが同期検出回路３に入
り、各フレーム内の同期パターンから検出同期信
号をとり出す。検出同期信号は一致検出回路４、
不一致検出回路５に導かれ、フレームカウンタ１
２から出力される同期信号に一致あるいは不一致
な場合に、それぞれに応じた上述の検出回路４，
５から一致パルス、不一致パルスが出力される。
一致パルス、不一致パルスはそれぞれ一致数カウ
ンタ６、不一致数カウンタ７でカウントされ、前
もつてプリセツトされた設定カウント値N1，N2
になると、フリツプフロツプ９をリセツト、セツ
トする。フリツプフロツプ９の出力Ｑがセツトさ
れているとき、不一致検出回路５から、不一致パ
ルスが出力されるたびごとに、AND回路１０か
らハンテイングパルスが出力され、クロツクゲー
ト１１を通過するビツトクロツクパルスを阻止
し、位相を１ビルトずらし同期を合わせようとす
る。同期信号はクロツクゲート１１を通つたパル
ス列をフレームカウンタ１２で計数することによ
り生成される。カウンタ６，７のリセツトはOR
回路８を介してカウンタの出力のたびごとに、ま
たハンテイングパルスごとに行なわれる。不一致
数カウンタ７の設定カウント値N2、一致数カウ
ンタ６の設定カウント値N1の大きさによりぞれ
ぞれ前方保護、後方保護の同期保護能力がきま
る。
明する。第１図は、同期保護回路として競合カウ
ンタ方式を用いた場合に、本発明を適用した実施
例の回路プロツク図である。伝送路より受信機に
入つた信号は前置増幅器１で増幅され、その信号
から復調回路２でPCMの符号化データ信号とビ
ツトクロツクとが得られる。そして、前記データ
信号とビツトクロツクとが同期検出回路３に入
り、各フレーム内の同期パターンから検出同期信
号をとり出す。検出同期信号は一致検出回路４、
不一致検出回路５に導かれ、フレームカウンタ１
２から出力される同期信号に一致あるいは不一致
な場合に、それぞれに応じた上述の検出回路４，
５から一致パルス、不一致パルスが出力される。
一致パルス、不一致パルスはそれぞれ一致数カウ
ンタ６、不一致数カウンタ７でカウントされ、前
もつてプリセツトされた設定カウント値N1，N2
になると、フリツプフロツプ９をリセツト、セツ
トする。フリツプフロツプ９の出力Ｑがセツトさ
れているとき、不一致検出回路５から、不一致パ
ルスが出力されるたびごとに、AND回路１０か
らハンテイングパルスが出力され、クロツクゲー
ト１１を通過するビツトクロツクパルスを阻止
し、位相を１ビルトずらし同期を合わせようとす
る。同期信号はクロツクゲート１１を通つたパル
ス列をフレームカウンタ１２で計数することによ
り生成される。カウンタ６，７のリセツトはOR
回路８を介してカウンタの出力のたびごとに、ま
たハンテイングパルスごとに行なわれる。不一致
数カウンタ７の設定カウント値N2、一致数カウ
ンタ６の設定カウント値N1の大きさによりぞれ
ぞれ前方保護、後方保護の同期保護能力がきま
る。
しかし背景技術の項で述べたように、空間の状
態により信号伝搬状態が時間的に大幅な変動を生
ずるような、定常伝搬状態がしばしば擾乱される
通信系では、設定カウント値N2を一定にしてお
くことは極めて不適切である。なぜならば、伝送
路の受信信号レベルと符号誤り率との間には、搬
送波の変調方式あるいは受信機の設置条件等で一
概にはいえないが、第２図の斜線で示したような
一般的な関係があるから、通信系の信号伝搬状態
が擾乱現象により変動すれば、符号誤り率も変化
する。そのため、前方保護として定常状態の符号
誤り率を想定して不一致数カウンタ７の設定カウ
ント値N2をきわめていても、受信信号レベルが
低下すると符号誤り率が定常状態の値より著しく
大となり、極めてしばしばハンテイング状態にな
り前方保護能力が低下する。本発明によるシステ
ムでは、信号レベル検出回路１３と、サンプルホ
ールド回路１４、AD変換器１５、リードオンリ
イメモリ（以下ROMと称す）１６、ラツチ回路
１７からなるプリセツト値設定手段２０を設け、
ラツチ回路１７の出力によつて、不一致数カウン
タ７の設定カウント値N2をきめてプリセツトし
ている。これによつて、不一致数カウンタ７の設
定カウント値N2は、固定的でなく受信信号レベ
ルによつて可変される。以下、この動作について
説明する。先ず、信号レベル検出回路１３により
得られた信号レベル値はサンプルホールドおよび
AD変換されてｎビツトのデイジタル数値となさ
れ、この数値でROM１６がアドレスされる。
ROM１６には、第２図に示す受信信号レベルに
対応する符号誤り率に対して最適な、不一致数カ
ウンタ７の設定カウント値N2がかきこまれてい
る。したがつて信号レベル検出回路１３の信号レ
ベル値が変われば、不一致数カウンタ７の設定カ
ウント値N2が自動的に変わつていく。その結果
受信信号レベルが時間的に変動しても、常に前方
保護が最適の状態でなされることになる。ROM
１６の各アドレスの書き込み数値は、前述したよ
うに変調方式、受信機設置条件などにより異なる
が、一度経験的にきめれば充分である。また設定
カウント値N2の決定はそれ程精密なものではな
くても充分であるから、AD変換器１５、ROM
１６などはビツト数は少なくて済む。
態により信号伝搬状態が時間的に大幅な変動を生
ずるような、定常伝搬状態がしばしば擾乱される
通信系では、設定カウント値N2を一定にしてお
くことは極めて不適切である。なぜならば、伝送
路の受信信号レベルと符号誤り率との間には、搬
送波の変調方式あるいは受信機の設置条件等で一
概にはいえないが、第２図の斜線で示したような
一般的な関係があるから、通信系の信号伝搬状態
が擾乱現象により変動すれば、符号誤り率も変化
する。そのため、前方保護として定常状態の符号
誤り率を想定して不一致数カウンタ７の設定カウ
ント値N2をきわめていても、受信信号レベルが
低下すると符号誤り率が定常状態の値より著しく
大となり、極めてしばしばハンテイング状態にな
り前方保護能力が低下する。本発明によるシステ
ムでは、信号レベル検出回路１３と、サンプルホ
ールド回路１４、AD変換器１５、リードオンリ
イメモリ（以下ROMと称す）１６、ラツチ回路
１７からなるプリセツト値設定手段２０を設け、
ラツチ回路１７の出力によつて、不一致数カウン
タ７の設定カウント値N2をきめてプリセツトし
ている。これによつて、不一致数カウンタ７の設
定カウント値N2は、固定的でなく受信信号レベ
ルによつて可変される。以下、この動作について
説明する。先ず、信号レベル検出回路１３により
得られた信号レベル値はサンプルホールドおよび
AD変換されてｎビツトのデイジタル数値となさ
れ、この数値でROM１６がアドレスされる。
ROM１６には、第２図に示す受信信号レベルに
対応する符号誤り率に対して最適な、不一致数カ
ウンタ７の設定カウント値N2がかきこまれてい
る。したがつて信号レベル検出回路１３の信号レ
ベル値が変われば、不一致数カウンタ７の設定カ
ウント値N2が自動的に変わつていく。その結果
受信信号レベルが時間的に変動しても、常に前方
保護が最適の状態でなされることになる。ROM
１６の各アドレスの書き込み数値は、前述したよ
うに変調方式、受信機設置条件などにより異なる
が、一度経験的にきめれば充分である。また設定
カウント値N2の決定はそれ程精密なものではな
くても充分であるから、AD変換器１５、ROM
１６などはビツト数は少なくて済む。
この実施例に示すように、極めて簡単な回路を
従来の同期保護回路に付加することで、前方保護
を常に最適に行なうフレーム同期方式を得ること
ができる。また実施例は競合方式の同期保護回路
に適用された例であるが、不一致数カウンタで不
一致数をカウントする回路を含む限り、どのよう
なフレーム同期方式にも適用できる。
従来の同期保護回路に付加することで、前方保護
を常に最適に行なうフレーム同期方式を得ること
ができる。また実施例は競合方式の同期保護回路
に適用された例であるが、不一致数カウンタで不
一致数をカウントする回路を含む限り、どのよう
なフレーム同期方式にも適用できる。
第１図は本発明の一実施例として競合方式の同
期保護回路を有するフレーム同期方式の回路ブロ
ツク図、第２図は受信信号レベルと符号誤り率と
の一般的関係を示す図である。 １……前置増幅器、２……復調回路、３……同
期検出回路、４……一致検出回路、５……不一致
検出回路、６……一致数カウンタ、７……不一致
数カウンタ、８……OR回路、９……フリツプフ
ロツプ、１０，１１……AND回路、１２……フ
レームカンウタ、１３……信号レベル検出回路、
１４……サンプルホールド回路、１５……AD変
換器、１６……ROM、１７……ラツチ回路、２
０……プリセツト値設定手段。
期保護回路を有するフレーム同期方式の回路ブロ
ツク図、第２図は受信信号レベルと符号誤り率と
の一般的関係を示す図である。 １……前置増幅器、２……復調回路、３……同
期検出回路、４……一致検出回路、５……不一致
検出回路、６……一致数カウンタ、７……不一致
数カウンタ、８……OR回路、９……フリツプフ
ロツプ、１０，１１……AND回路、１２……フ
レームカンウタ、１３……信号レベル検出回路、
１４……サンプルホールド回路、１５……AD変
換器、１６……ROM、１７……ラツチ回路、２
０……プリセツト値設定手段。
Claims (1)
- 【特許請求の範囲】 １ 伝送路信号を受信し、復調したPCMデータ
信号に含まれる同期パターンから検出される検出
同期信号と、復調ビツトクロツクをカウントする
フレームカウンタからの同期信号との不一致を検
出し、該不一致パルス数を不一致数カウンタでカ
ウントし、プリセツト値を超えたときにハンテイ
ングパルスを発生し、フレーム同期をずらして同
期させるフレーム同期方式において、 伝送路受信信号の信号レベルを検出する信号レ
ベル検出器と、前記不一致数カウンタにプリセツ
ト値を与えるプリセツト値設定手段とを備え、前
記プリセツト値設定手段は、伝送路信号レベルと
伝送路符号誤り率との関係から、伝送路信号レベ
ルに適応したプリセツト値を不一致数カウンタに
自動的に供給することを特徴とするフレーム同期
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115210A JPS609241A (ja) | 1983-06-28 | 1983-06-28 | フレーム同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58115210A JPS609241A (ja) | 1983-06-28 | 1983-06-28 | フレーム同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS609241A JPS609241A (ja) | 1985-01-18 |
| JPH0137017B2 true JPH0137017B2 (ja) | 1989-08-03 |
Family
ID=14657084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58115210A Granted JPS609241A (ja) | 1983-06-28 | 1983-06-28 | フレーム同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609241A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147831A (ja) * | 1985-12-23 | 1987-07-01 | Nec Home Electronics Ltd | 同期保護回路 |
| FR2617656B1 (fr) * | 1987-06-30 | 1989-10-20 | Thomson Csf | Procede et dispositif pour l'acquisition de bits de synchronisation dans des systemes de transmission de donnees |
| JPH01228337A (ja) * | 1988-03-09 | 1989-09-12 | Matsushita Electric Ind Co Ltd | フレーム同期保護回路 |
-
1983
- 1983-06-28 JP JP58115210A patent/JPS609241A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS609241A (ja) | 1985-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455536A (en) | Demodulator circuit and demodulating method employing bit error rate monitor | |
| US5134632A (en) | Decoding binary-coded transmissions | |
| EP0071425B1 (en) | Synchronization of digital radio pager | |
| US4718074A (en) | Dejitterizer method and apparatus | |
| US4080589A (en) | Error density detector | |
| CA1157112A (en) | Quadriphase differential demodulator | |
| US5886999A (en) | Receiving apparatus and method of outputting received signal in multimedia communication | |
| US4158193A (en) | Data transmission test set with synchronization detector | |
| US5717728A (en) | Data/clock recovery circuit | |
| US5469091A (en) | Data slice circuit | |
| US4617678A (en) | Apparatus for detecting and recovering binary data from an input signal | |
| US4203003A (en) | Frame search control for digital transmission system | |
| JPS609241A (ja) | フレーム同期方式 | |
| JPH0561828B2 (ja) | ||
| AU705196B2 (en) | Demodulator control system and a receiver capable of quickly acquiring a desired carrier wave | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JPH06141056A (ja) | エラー付加回路 | |
| CA2192100C (en) | Detection of a low level marshalling sequence | |
| JPH0241049A (ja) | 位相変復調装置の同期制御回路 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| JP3109332B2 (ja) | データ受信装置 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JPS638660B2 (ja) | ||
| JPH05260038A (ja) | ブロック同期選択制御回路 | |
| Rauch | Considerations on Synchronization for PCM Telemetry |