JPS62147831A - 同期保護回路 - Google Patents
同期保護回路Info
- Publication number
- JPS62147831A JPS62147831A JP60288025A JP28802585A JPS62147831A JP S62147831 A JPS62147831 A JP S62147831A JP 60288025 A JP60288025 A JP 60288025A JP 28802585 A JP28802585 A JP 28802585A JP S62147831 A JPS62147831 A JP S62147831A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- hunting
- circuit
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＣＭ伝送系、特にディジタル・オーディオ
・テープレコーダ（ＤＡＴ）に関する。
・テープレコーダ（ＤＡＴ）に関する。
ＤＡＴとしては、現在回転ヘッド方式と固定ヘッド方式
の２方式が開発中である。従来、ｐｃＭ伝送系の同期保
護回路は、前方保護・ハンチング・後方保護の３状態を
有し、回路規模も比較的大きかった。またハンチング信
号では、同期出力を出力しないものであった。
の２方式が開発中である。従来、ｐｃＭ伝送系の同期保
護回路は、前方保護・ハンチング・後方保護の３状態を
有し、回路規模も比較的大きかった。またハンチング信
号では、同期出力を出力しないものであった。
ところで、ＤＡＴの固定ヘッド方式ではデータトラック
が２０組となるので、同期保護回路も２０組必要となる
ので、従来の回路ではきわめて大型となり、不適当であ
った。またＤＡＴでは後段の変調回路で、デインタリー
ブする際に同期出力の欠損があれば正しく動作しない。
が２０組となるので、同期保護回路も２０組必要となる
ので、従来の回路ではきわめて大型となり、不適当であ
った。またＤＡＴでは後段の変調回路で、デインタリー
ブする際に同期出力の欠損があれば正しく動作しない。
本発明の目的は、上記事情に鑑み、回路が簡単で、２０
Ｍ１のようにトラック数の大きい場合にも比較的小型化
が可能で、しかもハンチング状態で同期出力を出力する
ような同期保護回路を提供することにある。
Ｍ１のようにトラック数の大きい場合にも比較的小型化
が可能で、しかもハンチング状態で同期出力を出力する
ような同期保護回路を提供することにある。
本発明の回路は、ビット同期したクロックを計数しフレ
ームビット数ごとに同期信号を発生し送出するフレーム
カウンタと、データから検出された検出同期信号と前記
同期信号との一致・不一致を検出する一致検出回路・不
一致検出回路と、連続した不一致数がＮ−ｎ個（ここで
ｎはプリセット値、Ｎは一定数）を超えるときにキャリ
信号を出力する不一致カウンタと、前記キャリ信号が入
力すると検出同期信号をハンチング信号として送出する
ハンチング制御回路とから構成されている。
ームビット数ごとに同期信号を発生し送出するフレーム
カウンタと、データから検出された検出同期信号と前記
同期信号との一致・不一致を検出する一致検出回路・不
一致検出回路と、連続した不一致数がＮ−ｎ個（ここで
ｎはプリセット値、Ｎは一定数）を超えるときにキャリ
信号を出力する不一致カウンタと、前記キャリ信号が入
力すると検出同期信号をハンチング信号として送出する
ハンチング制御回路とから構成されている。
本回路は、前記不一致カウンタがＮ−ｎ個を計数するま
では、前方保護の状態であって、前記個数を超えるとき
は前記ハンチング制御回路のハンチング信号を同期信号
として送出させるとともに前記フレームカウンタのリセ
ット、前記不一致カウンタのプリセットを行なうように
する。
では、前方保護の状態であって、前記個数を超えるとき
は前記ハンチング制御回路のハンチング信号を同期信号
として送出させるとともに前記フレームカウンタのリセ
ット、前記不一致カウンタのプリセットを行なうように
する。
不一致カウンタは、不一致検出があるとｎをプリセット
し、それ以後連続して不一致検出があればＮまでカウン
トしてからハンチング制御回路が動作し、ハンチング状
態になる。上記過程で一回でも不一致検出があれば不一
致カウンタはプリセットされる。したがって連続して（
Ｎ−ｎ）回までは前方保護をなすことになる。ｎを誤り
確率に対応して適当数に設定することで前方保護の程度
をかえることができる。ハンチング状態になると、ハン
チング制御回路のハンチング信号によって、フレームカ
ウンタをリセットし、また、不一致カウンタをプリセッ
トする。ハンチング信号は同期信号として出力されるか
ら同期信号欠損による不一致の場合でも、回路として同
期信号が得られることになる。また、ハンチング状態に
なると、不一致カウンタはプリセットされるので、次に
くるフレームデータに対しては再び前方保護の状態にな
る。
し、それ以後連続して不一致検出があればＮまでカウン
トしてからハンチング制御回路が動作し、ハンチング状
態になる。上記過程で一回でも不一致検出があれば不一
致カウンタはプリセットされる。したがって連続して（
Ｎ−ｎ）回までは前方保護をなすことになる。ｎを誤り
確率に対応して適当数に設定することで前方保護の程度
をかえることができる。ハンチング状態になると、ハン
チング制御回路のハンチング信号によって、フレームカ
ウンタをリセットし、また、不一致カウンタをプリセッ
トする。ハンチング信号は同期信号として出力されるか
ら同期信号欠損による不一致の場合でも、回路として同
期信号が得られることになる。また、ハンチング状態に
なると、不一致カウンタはプリセットされるので、次に
くるフレームデータに対しては再び前方保護の状態にな
る。
以下、図面を参照して、本発明の一実施例につき説明す
る。第１図は実施例の回路ブロック図で、第２図に回路
の動作フローチャート、第３図に各部の信号のタイムチ
ャートを示す。
る。第１図は実施例の回路ブロック図で、第２図に回路
の動作フローチャート、第３図に各部の信号のタイムチ
ャートを示す。
端子１からビット同期のクロック信号Ａが入力し、端子
２から同期パターンから検出した検出同期信号Ｃが入力
する。フレームカウンタ１０はクロック信号Ａをフレー
ムビット数だけ数えてフレームカウンタ同期信号Ｂ（以
下では同期信号と略す）を出力する。このカウンタは同
期クリア端子を有する同期カウンタとし、たとえば３０
０進カウンタでは“２９９”カウントして出力し、次の
クロックで“Ｏ”とする。なおこの例では任意的にフレ
ームビット数を３００としている。同期信号Ｂと検出同
期信号Ｃとの一致・不一致は一致検出回路１１．不一致
検出回路１２で検出する。不一致検出回路１２の出力Ｅ
はクロックとして不一致カウンタ１３に入力し、不一致
数をカウントする。一致検出回路１１の出力りは不一致
カウンタ１３のプリセット端子に入力し、プリセット値
ｎを入力ごとにプリセットする。したがってこの不一致
カウンタ１３の最大カウント値Ｎ、プリセット値をｎと
すると、（Ｎ−ｎ）個の不一致数が連続してカウントさ
れるときのみ、キャリ信号Ｇが出力される。実施例では
Ｎ＝１５とし、ｎの値は、同期誤りの確率に応じて、適
切にきめることができるものとする。
２から同期パターンから検出した検出同期信号Ｃが入力
する。フレームカウンタ１０はクロック信号Ａをフレー
ムビット数だけ数えてフレームカウンタ同期信号Ｂ（以
下では同期信号と略す）を出力する。このカウンタは同
期クリア端子を有する同期カウンタとし、たとえば３０
０進カウンタでは“２９９”カウントして出力し、次の
クロックで“Ｏ”とする。なおこの例では任意的にフレ
ームビット数を３００としている。同期信号Ｂと検出同
期信号Ｃとの一致・不一致は一致検出回路１１．不一致
検出回路１２で検出する。不一致検出回路１２の出力Ｅ
はクロックとして不一致カウンタ１３に入力し、不一致
数をカウントする。一致検出回路１１の出力りは不一致
カウンタ１３のプリセット端子に入力し、プリセット値
ｎを入力ごとにプリセットする。したがってこの不一致
カウンタ１３の最大カウント値Ｎ、プリセット値をｎと
すると、（Ｎ−ｎ）個の不一致数が連続してカウントさ
れるときのみ、キャリ信号Ｇが出力される。実施例では
Ｎ＝１５とし、ｎの値は、同期誤りの確率に応じて、適
切にきめることができるものとする。
不一致数が（１５−ｎ）個になるまでは、ゲート回路１
５は開いているので、フレームカウンタ１０の同期出力
はＤ型フリップフロップ１６を介してｌクロツタ後に同
期出力として出力される。
５は開いているので、フレームカウンタ１０の同期出力
はＤ型フリップフロップ１６を介してｌクロツタ後に同
期出力として出力される。
すなわち前方保護の状態にある。
次に、不一致数が（１５−ｎ）個を超えると、ハンチン
グ制御回路１４にキャリ信号Ｇが入力する。ハンチング
制御回路１４は図示のようにＲＳフリップフロップ１４
１．ゲート回路１４２．Ｄ型フリップフロップ１４３か
ら構成され、キャリ信号Ｇが入力すると、ゲート回路１
４２は開き、検出同期信号Ｃをとおす。検出同期信号Ｃ
はＤ型フリップフロップ１４３を介して信号に、信号■
として出力される。信号には再び不一致カウンタ１３を
プリセットし、また信号ｆはゲート回路１５をとおり、
Ｄ型フリンプフロソプ１６を介して同期信号として出力
するとともにフレームカウンタ１０をクリアする。
グ制御回路１４にキャリ信号Ｇが入力する。ハンチング
制御回路１４は図示のようにＲＳフリップフロップ１４
１．ゲート回路１４２．Ｄ型フリップフロップ１４３か
ら構成され、キャリ信号Ｇが入力すると、ゲート回路１
４２は開き、検出同期信号Ｃをとおす。検出同期信号Ｃ
はＤ型フリップフロップ１４３を介して信号に、信号■
として出力される。信号には再び不一致カウンタ１３を
プリセットし、また信号ｆはゲート回路１５をとおり、
Ｄ型フリンプフロソプ１６を介して同期信号として出力
するとともにフレームカウンタ１０をクリアする。
上記のように、不一致数が（１５−ｎ）を超えて、検出
同期信号Ｃが入力すると、不一致カウンタ１３はプリセ
ットされ前方保護の状態に戻る。
同期信号Ｃが入力すると、不一致カウンタ１３はプリセ
ットされ前方保護の状態に戻る。
ハンチング状態に入って、検出同期信号が入力しない場
合でも、フレームカウンタ１０が所定数カウントすれば
、同期信号を出力するから、同期信号はいつでもこの同
期保護回路から出力される。
合でも、フレームカウンタ１０が所定数カウントすれば
、同期信号を出力するから、同期信号はいつでもこの同
期保護回路から出力される。
第２図の動作フローチャートは、上記説明をフローチャ
ートで表わしたものであるが、不一致数が（１５−ｎ）
を超えた場合が図示の不一致カウンタ１３が１５をカウ
ントする場合に相当する。
ートで表わしたものであるが、不一致数が（１５−ｎ）
を超えた場合が図示の不一致カウンタ１３が１５をカウ
ントする場合に相当する。
第３図は第１図の回路の各部の信号のタイムチャートで
同図（ａ）は同期信号と、検出同期信号とが一致してい
る場合である。同図（ｂ）は不一致カウンタ１３のカウ
ント値が１５を超えて、ハンチング状態に入り、次に検
出同期信号が入力した場合である。
同図（ａ）は同期信号と、検出同期信号とが一致してい
る場合である。同図（ｂ）は不一致カウンタ１３のカウ
ント値が１５を超えて、ハンチング状態に入り、次に検
出同期信号が入力した場合である。
以上、詳しく説明したように、本発明の同期保護回路は
後方保護を省略して回路を簡略化したのみでなく、ハン
チング状態でも、常に同期信号が出力されるようになっ
ている。したがって同期信号の欠損により、後段の処理
で変調回路、誤り訂正回路が動作しないという重大な障
害を除去することができる。
後方保護を省略して回路を簡略化したのみでなく、ハン
チング状態でも、常に同期信号が出力されるようになっ
ている。したがって同期信号の欠損により、後段の処理
で変調回路、誤り訂正回路が動作しないという重大な障
害を除去することができる。
このように回路の簡単化と、送出される同期信号の数が
一定することからトラック数の多いディジタルオーディ
オテープなどで特に好適である。
一定することからトラック数の多いディジタルオーディ
オテープなどで特に好適である。
図面は本発明の一実施例を示し、第１図は回路ブロック
図、第２図は動作フローチャート図、第３図は各部の信
号タイムチャートである。 １０・−フレームカウンタ、 ＬＬ−一一一致検出回路、 １２−不一致検出回路、１
３・−・不一致カウンタ、 １４−・ハンチング制御回路、１５−・−・ゲート回路
、１６・−・Ｄ型フリップフロップ。
図、第２図は動作フローチャート図、第３図は各部の信
号タイムチャートである。 １０・−フレームカウンタ、 ＬＬ−一一一致検出回路、 １２−不一致検出回路、１
３・−・不一致カウンタ、 １４−・ハンチング制御回路、１５−・−・ゲート回路
、１６・−・Ｄ型フリップフロップ。
Claims (1)
- ＰＣＭ伝送系において、ビット同期したクロックを計数
しフレームビット数ごとに同期信号を発生し送出するフ
レームカウンタと、データから検出された検出同期信号
と前記同期信号との一致・不一致を検出する一致検出回
路・不一致検出回路と、連続した不一致数がＮ−ｎ個（
ここでｎはプリセット値、Ｎは一定数）を超えるときに
キャリ信号を出力する不一致カウンタと、前記キャリ信
号が入力すると検出同期信号をハンチング信号として送
出するハンチング制御回路とを有し、前記不一致カウン
タがＮ−ｎ個を計数するまでは、前方保護の状態として
おき、前記個数を超えるときは前記ハンチング制御回路
のハンチング信号を同期信号として送出させるとともに
前記フレームカウンタのリセット、前記不一致カウンタ
のプリセットを行なうことを特徴とする同期保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288025A JPS62147831A (ja) | 1985-12-23 | 1985-12-23 | 同期保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288025A JPS62147831A (ja) | 1985-12-23 | 1985-12-23 | 同期保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147831A true JPS62147831A (ja) | 1987-07-01 |
Family
ID=17724839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288025A Pending JPS62147831A (ja) | 1985-12-23 | 1985-12-23 | 同期保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266663A (ja) * | 2006-03-27 | 2007-10-11 | Nec Commun Syst Ltd | 同期検出回路，通信システムおよび同期検出プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609241A (ja) * | 1983-06-28 | 1985-01-18 | Nec Home Electronics Ltd | フレーム同期方式 |
| JPS60139040A (ja) * | 1983-12-27 | 1985-07-23 | Nec Home Electronics Ltd | Ｐｃｍ同期システム |
-
1985
- 1985-12-23 JP JP60288025A patent/JPS62147831A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609241A (ja) * | 1983-06-28 | 1985-01-18 | Nec Home Electronics Ltd | フレーム同期方式 |
| JPS60139040A (ja) * | 1983-12-27 | 1985-07-23 | Nec Home Electronics Ltd | Ｐｃｍ同期システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266663A (ja) * | 2006-03-27 | 2007-10-11 | Nec Commun Syst Ltd | 同期検出回路，通信システムおよび同期検出プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3271688A (en) | Frequency and phase controlled synchronization circuit | |
| GB1504897A (en) | Method for through connection check in digital data systems | |
| GB1521091A (en) | Circuit arrangements for use in data transmission systems | |
| US6023768A (en) | Phase locked distributed time reference for digital processing and method therefor | |
| JP2967649B2 (ja) | 受信同期回路 | |
| US3705315A (en) | Frame synchronization system | |
| US5943373A (en) | External protocol hooks system and method | |
| CA1245306A (en) | Real time network receiver system fast settling amplifier | |
| CA1149899A (en) | Repeating station for use in digital data communication links | |
| JPS613544A (ja) | 同期クロツク再生装置 | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JP2553072B2 (ja) | 同期回路 | |
| JPS587102B2 (ja) | デ−タ伝送方式 | |
| JPH11220461A (ja) | 時刻品質情報検出装置及びその検出方法 | |
| JP2572674B2 (ja) | 信号同期装置 | |
| JPS60139040A (ja) | Ｐｃｍ同期システム | |
| JPH01180152A (ja) | フレーム同期方式 | |
| JPS60242747A (ja) | デ−タモニタ−装置 | |
| JPH01241921A (ja) | エラー検出回路 | |
| JPH0481030A (ja) | フレーム同期回路 | |
| JPS59175012A (ja) | 同期信号発生回路 | |
| JPS63171016A (ja) | パルス発生回路 | |
| JPS62181554A (ja) | デ−タ再生回路 | |
| JPS6177438A (ja) | バツフア回路の動作監視方式 | |
| JPH04144331A (ja) | ディジタルデータ瞬断検出回路 |