JPH0137056B2 - - Google Patents
Info
- Publication number
- JPH0137056B2 JPH0137056B2 JP58166541A JP16654183A JPH0137056B2 JP H0137056 B2 JPH0137056 B2 JP H0137056B2 JP 58166541 A JP58166541 A JP 58166541A JP 16654183 A JP16654183 A JP 16654183A JP H0137056 B2 JPH0137056 B2 JP H0137056B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- terminal
- output
- input
- register unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は主要構成素子である縦続接続された複
数個のシフトレジスタユニツトの出力が全て
“０”または“１”で、かつ入力パルス信号の状
態に変化が無い場合に起きるパルス発生停止を防
止しうる自己同期形スクランブラに関する。
数個のシフトレジスタユニツトの出力が全て
“０”または“１”で、かつ入力パルス信号の状
態に変化が無い場合に起きるパルス発生停止を防
止しうる自己同期形スクランブラに関する。
(b) 従来技術と問題点
PCM伝送系において、タイミング情報の保持
と中継系ジツタ抑圧に対し、伝送符号列にスクラ
ンブルを施すことが有効であることが知られてい
る。このスクランブルを施すスクランブラにはリ
セツト形スクランブラと自己同期形スクランブラ
の２種類がある。いずれの形式も原理的にはＭ系
列e M（Maximal Period Sequence、最大周期系
列の略で、一種の擬似ランダム符号列）と、伝送
しようとする入力パルス信号列e iとの間に排他的
論理和演算を行い、入力パルス信号列の持つ“く
せ”を除去して、ランダム化しようとするもので
ある。
と中継系ジツタ抑圧に対し、伝送符号列にスクラ
ンブルを施すことが有効であることが知られてい
る。このスクランブルを施すスクランブラにはリ
セツト形スクランブラと自己同期形スクランブラ
の２種類がある。いずれの形式も原理的にはＭ系
列e M（Maximal Period Sequence、最大周期系
列の略で、一種の擬似ランダム符号列）と、伝送
しようとする入力パルス信号列e iとの間に排他的
論理和演算を行い、入力パルス信号列の持つ“く
せ”を除去して、ランダム化しようとするもので
ある。
リセツト形スクランブラでは線形帰還シフトレ
ジスタ（以下帰還形シフトレジスタと称す）によ
り発生する擬似ランダム信号（以下PN信号と略
す）を特定のタイミング（例えばフレーム周期）
でリセツトをかけ入力パルス信号とPN信号との
演算処理を行い、伝送路に送出し、受信側ではリ
セツト用タイミングを検出し、デスクランブルを
行い元の入力パルス信号を得る。このリセツト用
タイミングをとるためには送信機受信機関でフレ
ーム周期処理を行う必要があり、このため回路規
模が大きくなる。
ジスタ（以下帰還形シフトレジスタと称す）によ
り発生する擬似ランダム信号（以下PN信号と略
す）を特定のタイミング（例えばフレーム周期）
でリセツトをかけ入力パルス信号とPN信号との
演算処理を行い、伝送路に送出し、受信側ではリ
セツト用タイミングを検出し、デスクランブルを
行い元の入力パルス信号を得る。このリセツト用
タイミングをとるためには送信機受信機関でフレ
ーム周期処理を行う必要があり、このため回路規
模が大きくなる。
一方自己同期形スクランブラでは上記フレーム
同期処理は不要であり、回路構成を簡単化できる
が、入力パルス信号の性質によつては同一符号連
続を発生し、直流阻止形伝送路を使用する場合に
は問題がある。以下図を用いて説明する。第１図
は従来の自己同期形スクランブラの構成例であ
る。同図において、１は帰還形シフトレジスタ
（以下PN発生器と称す）、２−１〜２−５はシフ
トレジスタユニツト、３は第１の排他的論理和回
路、４は入力端子、５は第２の排他的論理和回
路、６は入力端子、７は出力端子を示す。
同期処理は不要であり、回路構成を簡単化できる
が、入力パルス信号の性質によつては同一符号連
続を発生し、直流阻止形伝送路を使用する場合に
は問題がある。以下図を用いて説明する。第１図
は従来の自己同期形スクランブラの構成例であ
る。同図において、１は帰還形シフトレジスタ
（以下PN発生器と称す）、２−１〜２−５はシフ
トレジスタユニツト、３は第１の排他的論理和回
路、４は入力端子、５は第２の排他的論理和回
路、６は入力端子、７は出力端子を示す。
第２図は従来のビデオ信号とそのスクランブル
信号を示す。同図で横軸は時間、縦軸はレベルを
示す。
信号を示す。同図で横軸は時間、縦軸はレベルを
示す。
第２図において、ａはアナログのビデオ信号、
ａ−１は水平同期信号、その上部の波形はビデオ
信号、ｂはアナログのビデオ信号(a)PCM符号化
したもの、図中ｂ−１は水平同期信号区間、ｃは
波形ｂをスクランブルしたもので、水平同期信号
区間ｂ−１はスクランブルされず、ｃ−１となつ
ている。ｄはスクランブルされたｃが直流阻止形
伝送路を伝送したとき水平同期信号が静電容量成
分によつて微分波形に変形されたもの、ｅはｄ図
の包絡線微分波形を拡大したもの、図中THはし
きい値の範囲を示す。
ａ−１は水平同期信号、その上部の波形はビデオ
信号、ｂはアナログのビデオ信号(a)PCM符号化
したもの、図中ｂ−１は水平同期信号区間、ｃは
波形ｂをスクランブルしたもので、水平同期信号
区間ｂ−１はスクランブルされず、ｃ−１となつ
ている。ｄはスクランブルされたｃが直流阻止形
伝送路を伝送したとき水平同期信号が静電容量成
分によつて微分波形に変形されたもの、ｅはｄ図
の包絡線微分波形を拡大したもの、図中THはし
きい値の範囲を示す。
第１図において、シフトレジスタユニツト２−
１〜２−５と第１の排他的論理和回路（１つの入
力は最終段よりの出力、又他の１つの入力は所望
のPN信号に対応して所定段よりの出力となつて
いる）とより構成されるPN発生器１の入力端子
４には入力端子６より入力した入力パルス信号が
第２の排他的論理和回路５を経て入力され、Ｍ系
列e Mと入力パルス信号列との間に排他的論理和演
算が行われ、入力パルス信号はスクランブルさ
れ、出力端子７より送出される。この構成におい
てシフトレジスタユニツトの全ての出力が“１”
又は“０”でかつ入力パルス信号中で同一符号が
連続するとPN発生器はパルス発生を停止する。
１〜２−５と第１の排他的論理和回路（１つの入
力は最終段よりの出力、又他の１つの入力は所望
のPN信号に対応して所定段よりの出力となつて
いる）とより構成されるPN発生器１の入力端子
４には入力端子６より入力した入力パルス信号が
第２の排他的論理和回路５を経て入力され、Ｍ系
列e Mと入力パルス信号列との間に排他的論理和演
算が行われ、入力パルス信号はスクランブルさ
れ、出力端子７より送出される。この構成におい
てシフトレジスタユニツトの全ての出力が“１”
又は“０”でかつ入力パルス信号中で同一符号が
連続するとPN発生器はパルス発生を停止する。
即ち上記の自己同期形では同期操作は不要であ
り回路構成も簡単であるが、入力パルス信号の状
態によつてPN発生器の状態が変化するので、入
力パルス信号の状態によつてはPN発生器が
“１”または“０”で停止してしまうことがある
という問題を有す。
り回路構成も簡単であるが、入力パルス信号の状
態によつてPN発生器の状態が変化するので、入
力パルス信号の状態によつてはPN発生器が
“１”または“０”で停止してしまうことがある
という問題を有す。
特に第２図ａに示すビデオ信号の水平及び垂直
同期信号のように一定区間、同一レベルを持つ信
号をPCMに符号化して伝送し、自己同期形スク
ランブラで上記ビデオ信号をスクランブルして伝
送する場合には、第２図ｂ−１に示す水平同期信
号の区間では同一符号が連続するので、この区間
でPN発生器のパルスが停止し、スクランブル出
力は第２図ｃ−１に示す如く停止する可能性が強
く、第２図ｃに示す如きスクランブルされた水平
同期信号区間は直流阻止形伝送路の静電容量成分
によつて微分され、受信端では第２図ｄに示す如
く、包絡線の微分波形となる。この微分波形区間
はしきい値の範囲THにかかり符号誤りを起こ
し、この符号誤まりは受信側のデスクランブルに
おいてバースト誤りを発生させる。
同期信号のように一定区間、同一レベルを持つ信
号をPCMに符号化して伝送し、自己同期形スク
ランブラで上記ビデオ信号をスクランブルして伝
送する場合には、第２図ｂ−１に示す水平同期信
号の区間では同一符号が連続するので、この区間
でPN発生器のパルスが停止し、スクランブル出
力は第２図ｃ−１に示す如く停止する可能性が強
く、第２図ｃに示す如きスクランブルされた水平
同期信号区間は直流阻止形伝送路の静電容量成分
によつて微分され、受信端では第２図ｄに示す如
く、包絡線の微分波形となる。この微分波形区間
はしきい値の範囲THにかかり符号誤りを起こ
し、この符号誤まりは受信側のデスクランブルに
おいてバースト誤りを発生させる。
このため再生ビデオ信号の水平及び垂直同期信
号区間に乱れ等の雑音が重畳され、画面がゆらぐ
等の欠点を生ずる。
号区間に乱れ等の雑音が重畳され、画面がゆらぐ
等の欠点を生ずる。
(c) 発明の目的
本発明は上記問題点に鑑み、その欠点を解決す
るために、入力パルス信号が同一符号の連続に際
してもスクランブル用PN発生器のパルス発生停
止が起こらない自己同期形スクランブラを提供す
ることを目的とする。
るために、入力パルス信号が同一符号の連続に際
してもスクランブル用PN発生器のパルス発生停
止が起こらない自己同期形スクランブラを提供す
ることを目的とする。
(d) 発明の構成
上記の日的は本発明によれば縦続接続された複
数個のシフトレジスタユニツト、１入力として入
力パルス信号が与えられ出力は第１段のシフトレ
ジスタユニツトのリセツト端子に接続される第２
の排他的論理和回路、最終段及び所定段のシフト
レジスタユニツトの夫々の出力を入力とし出力端
子が第２の排他的論理和回路の他の入力端子に接
続される第１の排他的論理和回路、各段のシフト
レジスタユニツトのＱ端子出力を入力とし出力端
子が少なくともいずれか１個のシフトレジスタユ
ニツトのリセツト端子の接続される第１のAND
ゲート、各段のシフトレジスタユニツトのＱ端子
出力を入力とし出力端子が第１のANDゲートの
出力の場合と同一のシフトレジスタユニツトのセ
ツト端子に接続される第２のANDゲート及び第
２の排他的論理和回路の出力に接続された出力端
子より構成されることを特徴とする自己同期形ス
クランブラによつて達成される。
数個のシフトレジスタユニツト、１入力として入
力パルス信号が与えられ出力は第１段のシフトレ
ジスタユニツトのリセツト端子に接続される第２
の排他的論理和回路、最終段及び所定段のシフト
レジスタユニツトの夫々の出力を入力とし出力端
子が第２の排他的論理和回路の他の入力端子に接
続される第１の排他的論理和回路、各段のシフト
レジスタユニツトのＱ端子出力を入力とし出力端
子が少なくともいずれか１個のシフトレジスタユ
ニツトのリセツト端子の接続される第１のAND
ゲート、各段のシフトレジスタユニツトのＱ端子
出力を入力とし出力端子が第１のANDゲートの
出力の場合と同一のシフトレジスタユニツトのセ
ツト端子に接続される第２のANDゲート及び第
２の排他的論理和回路の出力に接続された出力端
子より構成されることを特徴とする自己同期形ス
クランブラによつて達成される。
(e) 発明の実施例
以下、本発明の自己同期形スクランブラの一実
施例を図を用いて説明する。第３図は本発明の自
己同期形スクランブラの一実施例構成図を示す。
第３図において第１図と同一番号、同一符号は同
一部材を示す。
施例を図を用いて説明する。第３図は本発明の自
己同期形スクランブラの一実施例構成図を示す。
第３図において第１図と同一番号、同一符号は同
一部材を示す。
第３図において、８，９は第１及び第２の
AND（アンド）ゲート、１０はPN発生器を示
す。第３図において、入力端子６により入力した
第２図ｂに示すPCM符号化されたビデオ信号が
第２の排他的論理和回路５を経、PN発生器１０
の入力端子４を介してシフトレジスタユニツト２
−１に入力する。PN発生器１０の最終段のシフ
トレジスタユニツト２−５の出力は第１の排他的
論理和回路３を経、第２の排他的論理和回路５を
介して入力端子４に帰還され、シフトレジスタユ
ニツト２−１〜２−５のＱ端子の出力は第１の
AND（アンド）ゲート８を経てシフトレジスタユ
ニツト２−１のＲ（リセツト）端子に入力され、
また各シフトレジスタユニツト２−１〜２−５の
Ｑ端子の出力は第２のAND（アンド）ゲート９を
経てシフトレジスタユニツト２−１のＳ（セツト）
端子に入力されている。
AND（アンド）ゲート、１０はPN発生器を示
す。第３図において、入力端子６により入力した
第２図ｂに示すPCM符号化されたビデオ信号が
第２の排他的論理和回路５を経、PN発生器１０
の入力端子４を介してシフトレジスタユニツト２
−１に入力する。PN発生器１０の最終段のシフ
トレジスタユニツト２−５の出力は第１の排他的
論理和回路３を経、第２の排他的論理和回路５を
介して入力端子４に帰還され、シフトレジスタユ
ニツト２−１〜２−５のＱ端子の出力は第１の
AND（アンド）ゲート８を経てシフトレジスタユ
ニツト２−１のＲ（リセツト）端子に入力され、
また各シフトレジスタユニツト２−１〜２−５の
Ｑ端子の出力は第２のAND（アンド）ゲート９を
経てシフトレジスタユニツト２−１のＳ（セツト）
端子に入力されている。
なおこの場合ANDゲートからの出力はシフト
レジスタユニツト２−１に限定されず、少なくと
もいづれか１個のシフトレジスタユニツトに与え
るようにすればよい。
レジスタユニツト２−１に限定されず、少なくと
もいづれか１個のシフトレジスタユニツトに与え
るようにすればよい。
以上の如き回路構成において、入力端子６に入
力した第２図ｂに示す如きPCM符号化されたビ
デオ信号は第２の排他的論理和回路５に入力し、
PN発生器１０より発生するＭ系列によつてスク
ランブルされ、第４図に示すスクランブルされた
ビデオ信号を出力端子７より出力する。
力した第２図ｂに示す如きPCM符号化されたビ
デオ信号は第２の排他的論理和回路５に入力し、
PN発生器１０より発生するＭ系列によつてスク
ランブルされ、第４図に示すスクランブルされた
ビデオ信号を出力端子７より出力する。
上記のスクランブルの過程において同期信号ｂ
−１のタイミングの時、PN発生器１０の各シフ
トレジスタユニツト２−１〜２−５のＱ端子の全
ての出力が“０”になつた場合には第２のAND
（アンド）ゲート９にはＱ端子よりの全ての出力
“１”が与えられているのでANDゲート９の出力
“１”はシフトレジスタユニツト２−１のＳ（セツ
ト）端子に入力し、シフトレジスタユニツト２−
１をセツトする。これによりPN発生器１０が全
“０”で停止してしまうことを防ぐ。
−１のタイミングの時、PN発生器１０の各シフ
トレジスタユニツト２−１〜２−５のＱ端子の全
ての出力が“０”になつた場合には第２のAND
（アンド）ゲート９にはＱ端子よりの全ての出力
“１”が与えられているのでANDゲート９の出力
“１”はシフトレジスタユニツト２−１のＳ（セツ
ト）端子に入力し、シフトレジスタユニツト２−
１をセツトする。これによりPN発生器１０が全
“０”で停止してしまうことを防ぐ。
また、ビデオ信号ｂの信号状態によつてPN発
生器の各シフトレジスタユニツト２−１〜２−５
のＱ出力が全“１”になると第１のAND（アン
ド）ゲート８より“１”が出力されシフトレジス
タユニツト２−１のＱ出力を“０”にし、前記同
様PN発生器１０の全“１”で停止することを防
ぐ。
生器の各シフトレジスタユニツト２−１〜２−５
のＱ出力が全“１”になると第１のAND（アン
ド）ゲート８より“１”が出力されシフトレジス
タユニツト２−１のＱ出力を“０”にし、前記同
様PN発生器１０の全“１”で停止することを防
ぐ。
第５図は本発明の他の実施例の構成図を示す。
同図は第３図の実施例の第１のAND（アンド）
ゲート８の出力を複数個のシフトレジスタユニツ
ト２−１、２−２、２−４の夫々のＲ（リセツト）
端子に帰還し第２のAND（アンド）ゲートＧの出
力を前記シフトレジスタユニツトのＳ（セツト）
端子に帰還させたもので、これによりPN発生器
１１の入力が全“１”または全“０”になつて
も、第１及び第２のAND（アンド）ゲート８及び
Ｇの出力によつて、これに対応する所定のシフト
レジスタユニツトをセツトまたはリセツトして
PN発生器１１が停止されるのを防止する。
ゲート８の出力を複数個のシフトレジスタユニツ
ト２−１、２−２、２−４の夫々のＲ（リセツト）
端子に帰還し第２のAND（アンド）ゲートＧの出
力を前記シフトレジスタユニツトのＳ（セツト）
端子に帰還させたもので、これによりPN発生器
１１の入力が全“１”または全“０”になつて
も、第１及び第２のAND（アンド）ゲート８及び
Ｇの出力によつて、これに対応する所定のシフト
レジスタユニツトをセツトまたはリセツトして
PN発生器１１が停止されるのを防止する。
(f) 発明の効果
本発明によれば、入力パルス信号に“０”連続
または“１”連続が長く続く状態になつても、ス
クランブラのパルス発生停止を防止でき、出力信
号に確率的にランダムなパルス列が得られるた
め、直流阻止形伝送路での誤り発生を少なくする
ことが出来る。
または“１”連続が長く続く状態になつても、ス
クランブラのパルス発生停止を防止でき、出力信
号に確率的にランダムなパルス列が得られるた
め、直流阻止形伝送路での誤り発生を少なくする
ことが出来る。
第１図は従来の自己同期形スクランブラ、第２
図は従来のビデオ信号とそのスクランブル信号、
第３図は本発明の一実施例、第４図は本発明のス
クランブル信号、第５図は本発明の他の実施例を
示す。 図中、１はPN発生器、２−１〜２−５はシフ
トレジスタユニツト、３は第１の排他的論理和回
路４，６は入力端子、５は第２の排他的論理和回
路、７は出力端子、８，９（第５図ではＧ）は第
１及び第２のAND（アンド）ゲート、１０，１１
はPN発生器を示す。
図は従来のビデオ信号とそのスクランブル信号、
第３図は本発明の一実施例、第４図は本発明のス
クランブル信号、第５図は本発明の他の実施例を
示す。 図中、１はPN発生器、２−１〜２−５はシフ
トレジスタユニツト、３は第１の排他的論理和回
路４，６は入力端子、５は第２の排他的論理和回
路、７は出力端子、８，９（第５図ではＧ）は第
１及び第２のAND（アンド）ゲート、１０，１１
はPN発生器を示す。
Claims (1)
- １ 縦続接続された複数個のシフトレジスタユニ
ツト、１入力として入力パルス信号が与えられ出
力は第１段のシフトレジスタユニツトのリセツト
端子に接続される第２の排他的論理和回路、最終
段及び所定段のシフトレジスタユニツトの夫々の
出力を入力とし出力端子が第２の排他的論理和回
路の他の入力端子に接続される第１の排他的論理
和回路、各段のシフトレジスタユニツトのＱ端子
出力を入力とし出力端子が少くともいずれか１個
のシフトレジスタユニツトのリセツト端子に接続
される第１のANDゲート、各段のシフトレジス
タユニツトのＱ端子出力を入力とし出力端子が第
１のANDゲートの出力の場合と同一のシフトレ
ジスタユニツトのセツト端子に接続される第２の
ANDゲート及び第２の排他的論理和回路の出力
に接続された出力端子より構成されることを特徴
とする自己同期形スクランブラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166541A JPS6058740A (ja) | 1983-09-12 | 1983-09-12 | 自己同期形スクランブラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58166541A JPS6058740A (ja) | 1983-09-12 | 1983-09-12 | 自己同期形スクランブラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6058740A JPS6058740A (ja) | 1985-04-04 |
| JPH0137056B2 true JPH0137056B2 (ja) | 1989-08-03 |
Family
ID=15833188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58166541A Granted JPS6058740A (ja) | 1983-09-12 | 1983-09-12 | 自己同期形スクランブラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6058740A (ja) |
-
1983
- 1983-09-12 JP JP58166541A patent/JPS6058740A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6058740A (ja) | 1985-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3515805A (en) | Data scrambler | |
| Savage | Some simple self‐synchronizing digital data scramblers | |
| US4304962A (en) | Data scrambler | |
| EP0157413A2 (en) | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler | |
| JPH02278573A (ja) | データ記憶装置および方法 | |
| US5454040A (en) | Digital control of analog systems | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| EP0508459A2 (en) | Digital transmission test system | |
| US5276709A (en) | Correlation code transmission system | |
| JP2752654B2 (ja) | スクランブル化符号のデータ伝送方式 | |
| JPS6058740A (ja) | 自己同期形スクランブラ | |
| JPH0129444B2 (ja) | ||
| JPS5823309A (ja) | デスクランブル回路 | |
| US5703645A (en) | Video signal transmitting apparatus | |
| JP3211034B2 (ja) | ディジタル信号のノイズ成分除去装置 | |
| JP3224239B2 (ja) | スクランブル・デスクランブル装置 | |
| JPH02113643A (ja) | 伝送路符号誤り監視方式 | |
| JPS5859649A (ja) | 信号発生回路 | |
| JPS63290035A (ja) | スクランブルドバイナリ型伝送装置 | |
| RU1793553C (ru) | Устройство передачи и приема команд согласовани скоростей | |
| RU2214061C2 (ru) | Устройство для передачи данных | |
| KR920007076B1 (ko) | Pcm디코더의 동기 보호회로 | |
| JPS619051A (ja) | スクランブル方式 | |
| JPH07245630A (ja) | 高速データ伝送方式 | |
| JPH04246942A (ja) | 反転回路付きスクランブラ |