JPH0138981Y2 - - Google Patents
Info
- Publication number
- JPH0138981Y2 JPH0138981Y2 JP15541283U JP15541283U JPH0138981Y2 JP H0138981 Y2 JPH0138981 Y2 JP H0138981Y2 JP 15541283 U JP15541283 U JP 15541283U JP 15541283 U JP15541283 U JP 15541283U JP H0138981 Y2 JPH0138981 Y2 JP H0138981Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- supplied
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【考案の詳細な説明】
本考案は波形整形回路に関し、特にスライス回
路に関する。
路に関する。
スライス回路の従来例を第１図に示す。本図に
おいては入力信号が入力端子INから直流阻止用
コンデンサ１を介して抵抗２に供給されて抵抗２
の両端間に電圧が生じ、その電圧が互いに逆方向
に並列接続されたダイオード３，４を介して抵抗
５に供給される。抵抗５の両端電圧がスライス出
力として出力端子OUTに出力される。
おいては入力信号が入力端子INから直流阻止用
コンデンサ１を介して抵抗２に供給されて抵抗２
の両端間に電圧が生じ、その電圧が互いに逆方向
に並列接続されたダイオード３，４を介して抵抗
５に供給される。抵抗５の両端電圧がスライス出
力として出力端子OUTに出力される。
かかる従来のスライス回路においてはダイオー
ド３，４の順方向電圧をVF（例えば、0.7V）とす
ると抵抗２に供給された電圧V1が−VFから＋VF
の電圧範囲内ではダイオード３，４はオフとな
り、V1＜−VF及びV1＞VFの電圧範囲ではダイオ
ード３，４はオンとなる。よつて、入力端子IN
に第２図ａの如きOVを基準レベルとする正弦波
交流信号が供給された場合、交流信号の正部分が
スライスレベルVFだけ低下し負部分がVFだけ上
昇した第２図ｂの如きスライス信号が得られる。
ド３，４の順方向電圧をVF（例えば、0.7V）とす
ると抵抗２に供給された電圧V1が−VFから＋VF
の電圧範囲内ではダイオード３，４はオフとな
り、V1＜−VF及びV1＞VFの電圧範囲ではダイオ
ード３，４はオンとなる。よつて、入力端子IN
に第２図ａの如きOVを基準レベルとする正弦波
交流信号が供給された場合、交流信号の正部分が
スライスレベルVFだけ低下し負部分がVFだけ上
昇した第２図ｂの如きスライス信号が得られる。
ところで、かかる従来のスライス回路において
はスライスレベルがダイオードの順方向電圧によ
つて固定されるので入力信号レベルが微小である
場合にはその入力信号の振幅をスライス範囲以上
に電圧増幅する必要がある。
はスライスレベルがダイオードの順方向電圧によ
つて固定されるので入力信号レベルが微小である
場合にはその入力信号の振幅をスライス範囲以上
に電圧増幅する必要がある。
しかしながら、入力微小信号を電圧増幅して得
られた信号は回路内の浮遊容量及び不要放射等に
よつて他の回路へ悪影響を及ぼす場合があるとい
う問題点があつた。
られた信号は回路内の浮遊容量及び不要放射等に
よつて他の回路へ悪影響を及ぼす場合があるとい
う問題点があつた。
そこで、本考案の目的は、スライスレベルを任
意に設定して他の回路への悪影響を防止したスラ
イス回路を提供することである。
意に設定して他の回路への悪影響を防止したスラ
イス回路を提供することである。
本考案のスライス回路は入力信号が供給される
第１トランジスタと、第１トランジスタと差動接
続され入力信号の逆位相信号が供給される第２ト
ランジスタと、第１トランジスタに電流を供給し
第１トランジスタへの供給電流が所定値を越えた
ときその越えた電流量に応じた第１検出電圧を発
生する第１電流供給手段と、第２トランジスタに
電流を供給し第２トランジスタへの供給電流が所
定値を越えたときその越えた電流量に応じた第２
検出電圧を発生する第２電流供給手段と、第１検
出電圧と第２検出電圧との差に応じた電圧を発生
する差動増幅手段とからなり、所定値を変化せし
めることによりスライスレベルが変化するように
なされていることを特徴としている。
第１トランジスタと、第１トランジスタと差動接
続され入力信号の逆位相信号が供給される第２ト
ランジスタと、第１トランジスタに電流を供給し
第１トランジスタへの供給電流が所定値を越えた
ときその越えた電流量に応じた第１検出電圧を発
生する第１電流供給手段と、第２トランジスタに
電流を供給し第２トランジスタへの供給電流が所
定値を越えたときその越えた電流量に応じた第２
検出電圧を発生する第２電流供給手段と、第１検
出電圧と第２検出電圧との差に応じた電圧を発生
する差動増幅手段とからなり、所定値を変化せし
めることによりスライスレベルが変化するように
なされていることを特徴としている。
以下、本考案の実施例を第３図及び第４図を参
照して説明する。
照して説明する。
第３図に示した本考案の一実施例たるスライス
回路においては、入力端子IN1にはトランジスタ
Q1のベースが接続され、入力端子IN2にはトラン
ジスタQ2のベースが接続されている。トランジ
スタQ1，Q2は差動増幅器として動作するように
そのエミツタが抵抗R1を介して互いに接続され
ると共に電流I0の定電流源１１又は１２に接続さ
れている。トランジスタQ1のコレクタにはトラ
ンジスタQ3のエミツタと抵抗R2を介してトラン
ジスタQ5のエミツタとが接続され、トランジス
タQ2のコレクタにも同様にトランジスタQ4のエ
ミツタと抵抗R3を介してトランジスタQ6のエミ
ツタと接続されている。トランジスタQ3，Q4の
ベースには同一のバイアス電圧E1が供給され、
トランジスタQ3のコレクタには抵抗R4を介して
電圧Vccがが供給され、またトランジスタQ4のコ
レクタにも抵抗R5を介して電圧Vccが供給され
る。トランジスタQ5，Q6のベースにはバイアス
電圧E1とバイアス電圧E2との加算電圧が供給さ
れる。バイアス電圧E2は任意に可変できるよう
になされている。またトランジスタQ5，Q6のコ
レクタには電圧Vccが直接供給される。一方、ト
ランジスタQ7，Q8は差動接続されており、その
各コレクタには電圧Vccが抵抗R6又はR7を介し
て供給され、エミツタには定電流源１３が接続さ
れている。トランジスタQ7のベースはトランジ
スタQ3のコレクタに接続され、トランジスタQ8
のベースはトランジスタQ4のコレクタに接続さ
れている。トランジスタQ7のコレクタがスライ
ス出力として出力端子OUTに接続されている。
回路においては、入力端子IN1にはトランジスタ
Q1のベースが接続され、入力端子IN2にはトラン
ジスタQ2のベースが接続されている。トランジ
スタQ1，Q2は差動増幅器として動作するように
そのエミツタが抵抗R1を介して互いに接続され
ると共に電流I0の定電流源１１又は１２に接続さ
れている。トランジスタQ1のコレクタにはトラ
ンジスタQ3のエミツタと抵抗R2を介してトラン
ジスタQ5のエミツタとが接続され、トランジス
タQ2のコレクタにも同様にトランジスタQ4のエ
ミツタと抵抗R3を介してトランジスタQ6のエミ
ツタと接続されている。トランジスタQ3，Q4の
ベースには同一のバイアス電圧E1が供給され、
トランジスタQ3のコレクタには抵抗R4を介して
電圧Vccがが供給され、またトランジスタQ4のコ
レクタにも抵抗R5を介して電圧Vccが供給され
る。トランジスタQ5，Q6のベースにはバイアス
電圧E1とバイアス電圧E2との加算電圧が供給さ
れる。バイアス電圧E2は任意に可変できるよう
になされている。またトランジスタQ5，Q6のコ
レクタには電圧Vccが直接供給される。一方、ト
ランジスタQ7，Q8は差動接続されており、その
各コレクタには電圧Vccが抵抗R6又はR7を介し
て供給され、エミツタには定電流源１３が接続さ
れている。トランジスタQ7のベースはトランジ
スタQ3のコレクタに接続され、トランジスタQ8
のベースはトランジスタQ4のコレクタに接続さ
れている。トランジスタQ7のコレクタがスライ
ス出力として出力端子OUTに接続されている。
かかる構成の本考案によるスライス回路におい
て、入力端子IN1にはスライスすべき交流信号が
供給され、入力端子IN2には入力端子IN1への交
流信号の逆位相交流信号が供給される。
て、入力端子IN1にはスライスすべき交流信号が
供給され、入力端子IN2には入力端子IN1への交
流信号の逆位相交流信号が供給される。
トランジスタQ3，Q4にはバイアス電圧E1が供
給されるのでトランジスタQ4のエミツタ電圧す
なわちトランジスタQ1のコレクタ電圧はトラン
ジスタQ3のベース・エミツタ電圧を無視すると
電圧E1より小でなければトランジスタQ3のコレ
クタ電流は流れない。またトランジスタQ4のコ
レクタ電流もトランジスタQ2のコレクタ電圧が
電圧E1より小でなければ流れない。
給されるのでトランジスタQ4のエミツタ電圧す
なわちトランジスタQ1のコレクタ電圧はトラン
ジスタQ3のベース・エミツタ電圧を無視すると
電圧E1より小でなければトランジスタQ3のコレ
クタ電流は流れない。またトランジスタQ4のコ
レクタ電流もトランジスタQ2のコレクタ電圧が
電圧E1より小でなければ流れない。
今、抵抗R2，R3の抵抗値が等しく、また抵抗
R4，R5の抵抗値も等しいとする。そして、バイ
アス電圧E2を（I0＋ΔI）×R2（R2は抵抗R2，R3の
抵抗値）とすると、トランジスタQ1にはI0＋ΔI
の電流が流れ得るが、トランジスタQ1のコレク
タ電圧はE1より大となる。故に、トランジスタ
Q1のコレクタ電流が所定値、すなわちI0＋ΔIよ
り大でなければトランジスタQ1のコレクタ電圧
はE1より小さくならずトランジスタQ3のコレク
タ電流が流れない。また上記同様にトランジスタ
Q2のコレクタ電流がI0＋ΔIより大でなければト
ランジスタQ4のコレクタ電流が流れない。
R4，R5の抵抗値も等しいとする。そして、バイ
アス電圧E2を（I0＋ΔI）×R2（R2は抵抗R2，R3の
抵抗値）とすると、トランジスタQ1にはI0＋ΔI
の電流が流れ得るが、トランジスタQ1のコレク
タ電圧はE1より大となる。故に、トランジスタ
Q1のコレクタ電流が所定値、すなわちI0＋ΔIよ
り大でなければトランジスタQ1のコレクタ電圧
はE1より小さくならずトランジスタQ3のコレク
タ電流が流れない。また上記同様にトランジスタ
Q2のコレクタ電流がI0＋ΔIより大でなければト
ランジスタQ4のコレクタ電流が流れない。
よつて、トランジスタQ1のベース電圧が所定
電圧VSにあるときトランジスタQ1のコレクタ電
流がI0＋ΔIになる場合、トランジスタQ3のコレ
クタ電流は第４図ａに示すように入力交流信号が
VS以下では流れず、入力交流信号レベルがVS以
上では交流信号レベルの大なるほど流れる。また
トランジスタQ2はトランジスタQ1と同一特性を
有し、上記した如くトランジスタQ2のベースに
供給される信号は入力交流信号の逆位相信号であ
るのでトランジスタQ4のコレクタ電流は第４図
ｂに示すように入力交流信号が−VS以上で流れ
ず、入力交流信号レベルが−VS以下では交流信
号レベルの大なるほど流れる。故に、トランジス
タQ3，Q4のコレクタ電圧を差動増幅して得れた
トランジスタQ7のコレクタ電圧、すなわちスラ
イス出力は第４図ｃに示すように入力交流信号レ
ベルが−VSとVSとの間では所定電圧Vrを維持し、
入力交流信号レベルがVSより大なるほど増加し、
またVSより小なるほど低下し、VSがほぼスライ
スレベルとなる。
電圧VSにあるときトランジスタQ1のコレクタ電
流がI0＋ΔIになる場合、トランジスタQ3のコレ
クタ電流は第４図ａに示すように入力交流信号が
VS以下では流れず、入力交流信号レベルがVS以
上では交流信号レベルの大なるほど流れる。また
トランジスタQ2はトランジスタQ1と同一特性を
有し、上記した如くトランジスタQ2のベースに
供給される信号は入力交流信号の逆位相信号であ
るのでトランジスタQ4のコレクタ電流は第４図
ｂに示すように入力交流信号が−VS以上で流れ
ず、入力交流信号レベルが−VS以下では交流信
号レベルの大なるほど流れる。故に、トランジス
タQ3，Q4のコレクタ電圧を差動増幅して得れた
トランジスタQ7のコレクタ電圧、すなわちスラ
イス出力は第４図ｃに示すように入力交流信号レ
ベルが−VSとVSとの間では所定電圧Vrを維持し、
入力交流信号レベルがVSより大なるほど増加し、
またVSより小なるほど低下し、VSがほぼスライ
スレベルとなる。
一方、入力交流信号レベルが基準レベルにある
ときトランジスタQ1，Q2のコレクタ電流は共に
I0となるので電流ΔIによつてスライスレベルVS
定まる。電流ΔIはバイアス電圧E2に応じて変化
すのでバイアス電圧E2によつてスライスレベル
V3を制御できるのである。
ときトランジスタQ1，Q2のコレクタ電流は共に
I0となるので電流ΔIによつてスライスレベルVS
定まる。電流ΔIはバイアス電圧E2に応じて変化
すのでバイアス電圧E2によつてスライスレベル
V3を制御できるのである。
このように、本考案のスライス回路によれば、
スライスレベルを任意に設定できるので入力信号
が微小レベルの信号であつてもスライス信号が得
られる。またスライス動作を電流レベルで行ない
大振幅信号が回路内に生ずることがない故に他の
回路への悪影響を防止することが可能である。更
に、本発明のスライス回路は結合コンデンサ等を
用いないで済むためIC化に適している。
スライスレベルを任意に設定できるので入力信号
が微小レベルの信号であつてもスライス信号が得
られる。またスライス動作を電流レベルで行ない
大振幅信号が回路内に生ずることがない故に他の
回路への悪影響を防止することが可能である。更
に、本発明のスライス回路は結合コンデンサ等を
用いないで済むためIC化に適している。
また本考案のスライス回路はビデオ回路及びオ
ーデイオ回路の雑音除去回路として好適である。
ーデイオ回路の雑音除去回路として好適である。
第１図はスライス回路の従来例を示す回路図、
第２図は第１図の回路の動作を示す波形図、第３
図は本考案の実施例を示す回路図、第４図は第３
図の回路の動作を示す図である。 主要部分の符号の説明、Q1ないしQ3……トラ
ンジスタ、１１，１２，１３……定電流源。
第２図は第１図の回路の動作を示す波形図、第３
図は本考案の実施例を示す回路図、第４図は第３
図の回路の動作を示す図である。 主要部分の符号の説明、Q1ないしQ3……トラ
ンジスタ、１１，１２，１３……定電流源。
Claims (1)
- 入力信号に応じて第１増幅電流が流れ得る第１
トランジスタと、前記第１トランジスタと差動接
続されかつ前記入力信号の逆位相信号が供給され
て該逆位相信号に応じて第２増幅電流が流れ得る
第２トランジスタと、前記第１トランジスタに前
記第１増幅電流を供給し該供給第１増幅電流が所
定値を越えたときその越えた電流量に応じた第１
検出電圧を発生する第１電流供給手段と、前記第
２トランジスタに前記第２増幅電流を供給し該供
給第２増幅電流が前記所定値を越えたときその越
えた電流量に応じた第２検出電圧を発生する第２
電流供給手段と、前記第１検出電圧と第２検出電
圧との差に応じた電圧を発生する差動増幅手段と
からなることを特徴とするスライス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15541283U JPS6064622U (ja) | 1983-10-05 | 1983-10-05 | スライス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15541283U JPS6064622U (ja) | 1983-10-05 | 1983-10-05 | スライス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6064622U JPS6064622U (ja) | 1985-05-08 |
| JPH0138981Y2 true JPH0138981Y2 (ja) | 1989-11-21 |
Family
ID=30343252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15541283U Granted JPS6064622U (ja) | 1983-10-05 | 1983-10-05 | スライス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064622U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731703B2 (ja) * | 1989-05-25 | 1995-04-10 | シャープ株式会社 | 信号処理回路 |
-
1983
- 1983-10-05 JP JP15541283U patent/JPS6064622U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6064622U (ja) | 1985-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| JPH0232585B2 (ja) | ||
| JP2533201B2 (ja) | Ａｍ検波回路 | |
| JPH0442631B2 (ja) | ||
| US4359693A (en) | Full wave amplitude modulation detector circuit | |
| JPH0794971A (ja) | 差動増幅器 | |
| JPH0220164B2 (ja) | ||
| US4546274A (en) | Non-linear integration circuit | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPS6228087Y2 (ja) | ||
| JPS6133483B2 (ja) | ||
| JP3169496B2 (ja) | 交流増幅回路 | |
| JPH0540577Y2 (ja) | ||
| JP3439409B2 (ja) | カレントミラー回路 | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPH0346574Y2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPS6216009Y2 (ja) | ||
| JPH063469B2 (ja) | 両極性電圧検出回路 | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JPH0122256Y2 (ja) | ||
| JPS59207716A (ja) | 自動レベル制御回路 | |
| JPS6148283B2 (ja) | ||
| JP3150002B2 (ja) | 出力回路 | |
| JPS5910627Y2 (ja) | 絶対値検出回路 |