JPH0140319Y2 - - Google Patents
Info
- Publication number
- JPH0140319Y2 JPH0140319Y2 JP1981124021U JP12402181U JPH0140319Y2 JP H0140319 Y2 JPH0140319 Y2 JP H0140319Y2 JP 1981124021 U JP1981124021 U JP 1981124021U JP 12402181 U JP12402181 U JP 12402181U JP H0140319 Y2 JPH0140319 Y2 JP H0140319Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- main
- auxiliary
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Rectifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【考案の詳細な説明】
この考案は、簡単な回路構成により、主回路の
主直流電圧と、主直流電圧より高圧の補助直流電
圧とからなる２種の直流電圧を出力するようにし
た電源回路に関する。
主直流電圧と、主直流電圧より高圧の補助直流電
圧とからなる２種の直流電圧を出力するようにし
た電源回路に関する。
従来、たとえばビデオテープレコーダに適用さ
れる電源回路は、主直流電圧として12ボルトを出
力するとともに、補助直流電圧として９ボルトお
よび15ボルトを出力する必要があり、とくに15ボ
ルトの補助直流電圧の場合、0.1アンペアの小容
量が要求される。
れる電源回路は、主直流電圧として12ボルトを出
力するとともに、補助直流電圧として９ボルトお
よび15ボルトを出力する必要があり、とくに15ボ
ルトの補助直流電圧の場合、0.1アンペアの小容
量が要求される。
そして、12ボルトの主直流電圧と15ボルトの補
助直流電圧を出力する従来の電源回路は、第１図
に示すように構成され、変圧器Ｔの１次巻線laの
両端が交流入力端子ac，ac′を介して交流源に接
続され、変圧器Ｔの一方の２次巻線、すなわち主
２次巻線lbの両端間に15ボルトの交流電圧が誘起
されるとともに、変圧器Ｔの他方の２次巻線、す
なわち補助２次巻線lcの両端間に18ボルトの交流
電圧が誘起される。なお、主２次巻線lbの両端間
の交流電圧は電圧変動などを考慮して15ボルトに
設定されている。
助直流電圧を出力する従来の電源回路は、第１図
に示すように構成され、変圧器Ｔの１次巻線laの
両端が交流入力端子ac，ac′を介して交流源に接
続され、変圧器Ｔの一方の２次巻線、すなわち主
２次巻線lbの両端間に15ボルトの交流電圧が誘起
されるとともに、変圧器Ｔの他方の２次巻線、す
なわち補助２次巻線lcの両端間に18ボルトの交流
電圧が誘起される。なお、主２次巻線lbの両端間
の交流電圧は電圧変動などを考慮して15ボルトに
設定されている。
そして、第１フユーズF1を介した主２次巻線lb
の両端間の交流電圧を、ダイオードブリツジから
なる全波整流型主整流回路１に入力し、主整流回
路１の正、負直流端子（＋）、（−）間に設けられ
た平滑用第１コンデンサC1により主整流回路１
の整流出力を平滑し、主定電圧化回路２により第
１コンデンサC1の平滑出力電圧、すなわち直流
出力電圧を定電圧化し、第１正出力端子dcaと第
１基準出力端子dca′との間に12ボルトの主直流電
圧を出力する。なお、主整流回路１、主定電圧化
回路２、第１コンデンサC1、第１フユーズF1に
より主回路３が構成され、第１コンデンサC1に
は耐圧25ボルトのものが使用されている。
の両端間の交流電圧を、ダイオードブリツジから
なる全波整流型主整流回路１に入力し、主整流回
路１の正、負直流端子（＋）、（−）間に設けられ
た平滑用第１コンデンサC1により主整流回路１
の整流出力を平滑し、主定電圧化回路２により第
１コンデンサC1の平滑出力電圧、すなわち直流
出力電圧を定電圧化し、第１正出力端子dcaと第
１基準出力端子dca′との間に12ボルトの主直流電
圧を出力する。なお、主整流回路１、主定電圧化
回路２、第１コンデンサC1、第１フユーズF1に
より主回路３が構成され、第１コンデンサC1に
は耐圧25ボルトのものが使用されている。
すなわち、主定電圧化回路２において、主整流
回路１の正直流端子（＋）にNPN型の制御用第
１トランジスタＱ１のコレクタ、エミツタを介し
て第１正出力端子dcaを接続するとともに、主整
流回路１の負直流端子（−）に第１基準出力端子
dca′を接続し、第１正出力端子dcaと第１基準出
力端子dca′との間に直列に、第１抵抗R1、第１
可変抵抗VR1、第２抵抗R2を設け、第１可変抵
抗VR1の可動片をNPN型の電圧比較用第２トラ
ンジスタQ2のベースに接続し、第１正出力端子
dcaと第１基準出力端子dca′との間に第３抵抗R3
と第１ツエナーダイオードZD1との直列回路を設
け、第１ツエナーダイオードZD1のツエナー電圧
からなる主基準電圧を第２トランジスタQ2のエ
ミツタに印加するとともに、第２トランジスタ
Q2のコレクタにNPN型のダーリントン用第３ト
ランジスタQ3のベースを接続し、第３トランジ
スタQ3のエミツタ、コレクタそれぞれを第１ト
ランジスタQ1のベース、コレクタそれぞれに接
続するとともに、第１トランジスタQ1のコレク
タと第３トランジスタQ3のベースとの間にバイ
アス用の第４抵抗R4を設け、第１トランジスタ
Q1と第３トランジスタQ3とをダーリントン接続
し、第２トランジスタQ2により第１正出力端子
dcaと第１基準出力端子dca′との間の電圧変動を
検出し、両端子dca，dca′間の電圧が変動したと
きには、第３トランジスタQ3を介して第１トラ
ンジスタQ1の動作を制御し、両端子dca，dca′間
の電圧変動を補償して両端子dca，dca′間の電圧
を安定化する。
回路１の正直流端子（＋）にNPN型の制御用第
１トランジスタＱ１のコレクタ、エミツタを介し
て第１正出力端子dcaを接続するとともに、主整
流回路１の負直流端子（−）に第１基準出力端子
dca′を接続し、第１正出力端子dcaと第１基準出
力端子dca′との間に直列に、第１抵抗R1、第１
可変抵抗VR1、第２抵抗R2を設け、第１可変抵
抗VR1の可動片をNPN型の電圧比較用第２トラ
ンジスタQ2のベースに接続し、第１正出力端子
dcaと第１基準出力端子dca′との間に第３抵抗R3
と第１ツエナーダイオードZD1との直列回路を設
け、第１ツエナーダイオードZD1のツエナー電圧
からなる主基準電圧を第２トランジスタQ2のエ
ミツタに印加するとともに、第２トランジスタ
Q2のコレクタにNPN型のダーリントン用第３ト
ランジスタQ3のベースを接続し、第３トランジ
スタQ3のエミツタ、コレクタそれぞれを第１ト
ランジスタQ1のベース、コレクタそれぞれに接
続するとともに、第１トランジスタQ1のコレク
タと第３トランジスタQ3のベースとの間にバイ
アス用の第４抵抗R4を設け、第１トランジスタ
Q1と第３トランジスタQ3とをダーリントン接続
し、第２トランジスタQ2により第１正出力端子
dcaと第１基準出力端子dca′との間の電圧変動を
検出し、両端子dca，dca′間の電圧が変動したと
きには、第３トランジスタQ3を介して第１トラ
ンジスタQ1の動作を制御し、両端子dca，dca′間
の電圧変動を補償して両端子dca，dca′間の電圧
を安定化する。
さらに、補助２次巻線lcの両端間の電圧を、第
２ヒユーズF2を介してダイオードブリツジから
なる全波整流型補助整流回路４に印加し、補助整
流回路４の正、負直流端子（＋）、（−）間に設け
られた平滑用第２コンデンサC2により、補助整
流回路４の整流出力を平滑し、第２コンデンサ
C2の平滑出力電圧を補助定電圧化回路５により
定電圧化し、第２正出力端子dcbと第２基準出力
端子dcb′との間に、主直流電圧より高圧、すなわ
ち15ボルトの補助電流電圧を出力する。なお、第
２コンデンサC2には定格電圧すなわち耐圧35ボ
ルト以上のものが使用されている。
２ヒユーズF2を介してダイオードブリツジから
なる全波整流型補助整流回路４に印加し、補助整
流回路４の正、負直流端子（＋）、（−）間に設け
られた平滑用第２コンデンサC2により、補助整
流回路４の整流出力を平滑し、第２コンデンサ
C2の平滑出力電圧を補助定電圧化回路５により
定電圧化し、第２正出力端子dcbと第２基準出力
端子dcb′との間に、主直流電圧より高圧、すなわ
ち15ボルトの補助電流電圧を出力する。なお、第
２コンデンサC2には定格電圧すなわち耐圧35ボ
ルト以上のものが使用されている。
すなわち、補助定電圧化回路５において、補助
整流回路４の正直流出力端子（＋）にNPN型の
制御用第４トランジスタQ4のコレクタ、エミツ
タを介して第２正出力端子dcbを接続するととも
に、第２正出力端子dcbと第２基準出力端子
dcb′との間に直列に、第５抵抗R5、第２可変抵
抗VR2、第６抵抗R6を設け、第２可変抵抗R2の
可動片をNPN型の電圧比較用第５トランジスタ
Q5のベースに接続し、第２正出力端子dcbと第２
基準出力端子dcb′との間に第７抵抗R7と第２ツ
エナーダイオードZD2との直列回路を設け、第２
ツエナーダイオードZD2のツエナー電圧からなる
補助基準電圧を第５トランジスタQ5のエミツタ
に印加するとともに、第５トランジスタQ5のコ
レクタにNPN型のダーリントン用第６トランジ
スタQ6のベースを接続し、第６トランジスタQ6
のエミツタ、コレクタそれぞれを第４トランジス
タQ4のベース、コレクタそれぞれに接続すると
ともに、第４トランジスタQ4のコレクタと第６
トランジスタQ6のベースとの間にバイアス用の
第８抵抗R8を設け、第４、第６トランジスタQ4，
Q6をダーリントン接続し、第５トランジスタQ5
により第２正出力端子dcbと第２基準出力端子
dcb′との間の電圧変動を検出し、両端子dcb，
dcb′間の電圧が変動したときには、第６トランジ
スタQ6を介して第４トランジスタQ4の動作を制
御し、両端子dcb，dcb′間の電圧変動を補償して
両端子dcb，dcb′間の電圧を安定化する。
整流回路４の正直流出力端子（＋）にNPN型の
制御用第４トランジスタQ4のコレクタ、エミツ
タを介して第２正出力端子dcbを接続するととも
に、第２正出力端子dcbと第２基準出力端子
dcb′との間に直列に、第５抵抗R5、第２可変抵
抗VR2、第６抵抗R6を設け、第２可変抵抗R2の
可動片をNPN型の電圧比較用第５トランジスタ
Q5のベースに接続し、第２正出力端子dcbと第２
基準出力端子dcb′との間に第７抵抗R7と第２ツ
エナーダイオードZD2との直列回路を設け、第２
ツエナーダイオードZD2のツエナー電圧からなる
補助基準電圧を第５トランジスタQ5のエミツタ
に印加するとともに、第５トランジスタQ5のコ
レクタにNPN型のダーリントン用第６トランジ
スタQ6のベースを接続し、第６トランジスタQ6
のエミツタ、コレクタそれぞれを第４トランジス
タQ4のベース、コレクタそれぞれに接続すると
ともに、第４トランジスタQ4のコレクタと第６
トランジスタQ6のベースとの間にバイアス用の
第８抵抗R8を設け、第４、第６トランジスタQ4，
Q6をダーリントン接続し、第５トランジスタQ5
により第２正出力端子dcbと第２基準出力端子
dcb′との間の電圧変動を検出し、両端子dcb，
dcb′間の電圧が変動したときには、第６トランジ
スタQ6を介して第４トランジスタQ4の動作を制
御し、両端子dcb，dcb′間の電圧変動を補償して
両端子dcb，dcb′間の電圧を安定化する。
しかし、前述の場合、15ボルトの補助直流電圧
を出力するために、変圧器Ｔの補助２次巻線lcの
両端間に18ボルト以上の交流電圧を誘起させる必
要があり、また、第２コンデンサC5に耐圧35ボ
ルト以上のものを使用する必要がある。さらに、
補助整流回路４をダイオードブリツジにより構成
するとともに、安全のために第２ヒユーズF5を
設ける必要があり、部品数が多くなるとともに回
路構成が複雑化し、大型かつ高価なものとなる欠
点がある。
を出力するために、変圧器Ｔの補助２次巻線lcの
両端間に18ボルト以上の交流電圧を誘起させる必
要があり、また、第２コンデンサC5に耐圧35ボ
ルト以上のものを使用する必要がある。さらに、
補助整流回路４をダイオードブリツジにより構成
するとともに、安全のために第２ヒユーズF5を
設ける必要があり、部品数が多くなるとともに回
路構成が複雑化し、大型かつ高価なものとなる欠
点がある。
この考案は、前記の点に留意してなされたもの
であり、つぎにこの考案を、その１実施例を示し
た第２図とともに詳細に説明する。
であり、つぎにこの考案を、その１実施例を示し
た第２図とともに詳細に説明する。
同図において、第１図と同一記号は同一のもの
を示し、第１図と異なる点は、第１図の補助２次
巻線lcの代わりに、変圧器Ｔに６ボルトの交流電
圧が誘起される他方の２次巻線、すなわち補助２
次巻線ldを設けるとともに、補助２次巻線ldの一
端に半波整流用ダイオードＤのアノードを接続
し、ダイオードＤのカソードと補助２次巻線ldの
他端との間に耐圧10ボルトの平滑用第３コンデン
サC3を設け、第３コンデンサC3の一端、すなわ
ちダイオードＤのカソードに、NPN型の制御用
第７トランジスタQ7のコレクタ、エミツタを介
して第３正出力端子dccを接続し、第７トランジ
スタQ7のコレクタ、ベースそれぞれにNPN型の
第８トランジスタQ8のコレクタ、エミツタそれ
ぞれを接続し、第７、第８トランジスタQ7，Q8
をダーリントン接続する。
を示し、第１図と異なる点は、第１図の補助２次
巻線lcの代わりに、変圧器Ｔに６ボルトの交流電
圧が誘起される他方の２次巻線、すなわち補助２
次巻線ldを設けるとともに、補助２次巻線ldの一
端に半波整流用ダイオードＤのアノードを接続
し、ダイオードＤのカソードと補助２次巻線ldの
他端との間に耐圧10ボルトの平滑用第３コンデン
サC3を設け、第３コンデンサC3の一端、すなわ
ちダイオードＤのカソードに、NPN型の制御用
第７トランジスタQ7のコレクタ、エミツタを介
して第３正出力端子dccを接続し、第７トランジ
スタQ7のコレクタ、ベースそれぞれにNPN型の
第８トランジスタQ8のコレクタ、エミツタそれ
ぞれを接続し、第７、第８トランジスタQ7，Q8
をダーリントン接続する。
さらに、第７トランジスタQ7のコレクタと第
８トランジスタQ8のベースとの間にバイアス用
の第９抵抗を設けるとともに、第８トランジスタ
Q8のベースと第１基準出力端子dca′との間に16
ボルトのツエナー電圧を有する第３ツエナーダイ
オードZD3を設け、第３コンデンサC3の他端すな
わち補助２次巻線ldの他端を第１正出力端子dca
に接続した点であり、第７、第８トランジスタ
Q7，Q8および第３ツエナーダイオードZD3と第
９抵抗R9とにより補助定電圧化回路６が形成さ
れ、第１図の補助整流回路４、補助定電圧化回路
５、第２コンデンサC2、第２ヒユーズF2は設け
られていない。
８トランジスタQ8のベースとの間にバイアス用
の第９抵抗を設けるとともに、第８トランジスタ
Q8のベースと第１基準出力端子dca′との間に16
ボルトのツエナー電圧を有する第３ツエナーダイ
オードZD3を設け、第３コンデンサC3の他端すな
わち補助２次巻線ldの他端を第１正出力端子dca
に接続した点であり、第７、第８トランジスタ
Q7，Q8および第３ツエナーダイオードZD3と第
９抵抗R9とにより補助定電圧化回路６が形成さ
れ、第１図の補助整流回路４、補助定電圧化回路
５、第２コンデンサC2、第２ヒユーズF2は設け
られていない。
そして、補助２次巻線ldの両端間の６ボルトの
交流電圧E1をダイオードＤにより半波整流する
とともに、第３コンデンサC3により平滑するた
め、第３コンデンサC3の両端間の直流出力電圧
E2は、つぎの式のようになる。
交流電圧E1をダイオードＤにより半波整流する
とともに、第３コンデンサC3により平滑するた
め、第３コンデンサC3の両端間の直流出力電圧
E2は、つぎの式のようになる。
E2＝√２・E1＝√２・６≒8.5ボルト
さらに、第１正出力端子dcaと第１基準出力端
子dca′との間の主直流電圧E3が、E3＝12ボルト
であるため、ダイオードＤのカソードと第１基準
出力端子dca′との間の直流電圧E4が、E4＝E2＋
E3≒8.5＋12＝20.5ボルトとなり、直流電圧E4が
補助定電圧化回路６に印加され、補助定電圧化回
路６の動作により、第３正出力端子dccと第１基
準出力端子dca′との間に、安定化された15ボルト
の補助直流電圧E5を出力する。
子dca′との間の主直流電圧E3が、E3＝12ボルト
であるため、ダイオードＤのカソードと第１基準
出力端子dca′との間の直流電圧E4が、E4＝E2＋
E3≒8.5＋12＝20.5ボルトとなり、直流電圧E4が
補助定電圧化回路６に印加され、補助定電圧化回
路６の動作により、第３正出力端子dccと第１基
準出力端子dca′との間に、安定化された15ボルト
の補助直流電圧E5を出力する。
したがつて、前記実施例によると、第１正出力
端子dcaと第１基準出力端子dca′との間の12ボル
トの主直流電圧E3と第３コンデンサC3の8.5ボル
トの直流出力電圧E2との直列合成により、20.5ボ
ルトの直流電圧E4を形成するとともに、直流電
圧E4を補助定電圧化回路６に印加し、第３正出
力端子dccと第１基準出力端子dca′との間に15ボ
ルトの補助直流電圧E5を出力させたことにより、
簡単な回路構成により主直流電圧E3と補助直流
電圧E5との２種の直流電圧を出力することがで
きるとともに、部品数を大幅に削減することがで
き、小型かつ安価な電源回路を提供することがで
き、たとえばビデオテープレコーダなどに適用し
た場合に非常に実用的価値の高いものとなる。
端子dcaと第１基準出力端子dca′との間の12ボル
トの主直流電圧E3と第３コンデンサC3の8.5ボル
トの直流出力電圧E2との直列合成により、20.5ボ
ルトの直流電圧E4を形成するとともに、直流電
圧E4を補助定電圧化回路６に印加し、第３正出
力端子dccと第１基準出力端子dca′との間に15ボ
ルトの補助直流電圧E5を出力させたことにより、
簡単な回路構成により主直流電圧E3と補助直流
電圧E5との２種の直流電圧を出力することがで
きるとともに、部品数を大幅に削減することがで
き、小型かつ安価な電源回路を提供することがで
き、たとえばビデオテープレコーダなどに適用し
た場合に非常に実用的価値の高いものとなる。
以上のように、この考案の電源回路によると、
簡単な回路で主回路の主直流電圧と主直流電圧よ
り高圧の補助直流電圧との２種の直流電圧を出力
することができ、小型かつ安価な実用的価値の高
い電源回路を提供することができるものである。
簡単な回路で主回路の主直流電圧と主直流電圧よ
り高圧の補助直流電圧との２種の直流電圧を出力
することができ、小型かつ安価な実用的価値の高
い電源回路を提供することができるものである。
第１図は従来の電源回路の結線図、第２図はこ
の考案の電源回路の１実施例の結線図である。 ３……主回路、６……補助定電圧化回路、C3
……第３コンデンサ、Ｄ……ダイオード、Ｔ……
変圧器、la……１次巻線、lb……主２次巻線、lb
……補助２次巻線。
の考案の電源回路の１実施例の結線図である。 ３……主回路、６……補助定電圧化回路、C3
……第３コンデンサ、Ｄ……ダイオード、Ｔ……
変圧器、la……１次巻線、lb……主２次巻線、lb
……補助２次巻線。
Claims (1)
- 交流源に接続された１次巻線と２個の２次巻線
とを有する変圧器と、前記一方の２次巻線の交流
出力を直流に変換した後に、第１定電圧化回路に
て定電圧化して主直流電圧として出力する主回路
と、前記他方の２次巻線の交流出力を整流する整
流回路と、該整流回路の整流出力を平滑するコン
デンサと、前記主直流電圧と前記コンデンサの両
端間電圧との直列合成電圧が印加される第２定電
圧化回路とを備え、該第２定電圧化回路により前
記主直流電圧より高圧の補助直流電圧を形成した
電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12402181U JPS5831736U (ja) | 1981-08-20 | 1981-08-20 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12402181U JPS5831736U (ja) | 1981-08-20 | 1981-08-20 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831736U JPS5831736U (ja) | 1983-03-02 |
| JPH0140319Y2 true JPH0140319Y2 (ja) | 1989-12-01 |
Family
ID=29917908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12402181U Granted JPS5831736U (ja) | 1981-08-20 | 1981-08-20 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831736U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5692492U (ja) * | 1979-12-18 | 1981-07-23 |
-
1981
- 1981-08-20 JP JP12402181U patent/JPS5831736U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5831736U (ja) | 1983-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0582148B2 (ja) | ||
| JPH0140319Y2 (ja) | ||
| JPS6259550B2 (ja) | ||
| JP3213919B2 (ja) | 同期整流コンバータ | |
| JP2004304898A (ja) | スイッチング電源装置 | |
| SU1403299A1 (ru) | Стабилизированный преобразователь переменного напр жени в посто нное | |
| JPS5915259Y2 (ja) | Ａｃ・ｄｃ共用電源回路 | |
| JPS60141690U (ja) | スイツチングレギユレ−タの起動回路 | |
| JPS5855703Y2 (ja) | 水平発振開始用電源装置 | |
| JPS614416A (ja) | スイツチング電源装置のための過電流検出回路 | |
| JP2754205B2 (ja) | 電源装置 | |
| JP3300761B2 (ja) | 定電圧電源 | |
| JPS6316313Y2 (ja) | ||
| JPS58165674A (ja) | 電源装置 | |
| JPS6336406Y2 (ja) | ||
| JPH0644317Y2 (ja) | インバ−タ装置 | |
| JPH0537672Y2 (ja) | ||
| JPS5821359Y2 (ja) | トランジスタインバ−タ | |
| KR810002078B1 (ko) | 전원회로 | |
| JPH0635661Y2 (ja) | スイッチングレギュレータ | |
| JPH0248889Y2 (ja) | ||
| JPS6130120U (ja) | 低電圧電源回路 | |
| JPS6084971A (ja) | スイツチングレギユレ−タ | |
| JPS6158471A (ja) | 電源装置 | |
| JPS5950587U (ja) | 定電圧回路 |