JPH0141253B2 - - Google Patents
Info
- Publication number
- JPH0141253B2 JPH0141253B2 JP58037938A JP3793883A JPH0141253B2 JP H0141253 B2 JPH0141253 B2 JP H0141253B2 JP 58037938 A JP58037938 A JP 58037938A JP 3793883 A JP3793883 A JP 3793883A JP H0141253 B2 JPH0141253 B2 JP H0141253B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- etching
- dry etching
- nitrogen
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Drying Of Semiconductors (AREA)
- Treatments Of Macromolecular Shaped Articles (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、ドライエツチング方法の改良に係わ
り、特に有機物膜を異方性エツチングするための
ドライエツチング方法に関する。
り、特に有機物膜を異方性エツチングするための
ドライエツチング方法に関する。
近年、半導体素子製造技術分野では、より高機
能・高集積な素子製造を行う目的で、高度な微細
加工技術の検討が進められている。微細加工技術
の一つであるリソグラフイ技術の高精度・高解像
度化を達成する技術としては、多層レジストシス
テムが種々検討されている。例えば、文献
（Solid State Technology、Aug.1981、74〜80
ページ、M.Hatykis等）には、この種の技術の
総説が述べられている。多層レジストシステムの
一部には、マスクパターンに忠実に有機物膜を異
方性エツチングする工程が必要となるが、このエ
ツチングには従来酸素ガスを用いたドライエツチ
ング方法が知られている。
能・高集積な素子製造を行う目的で、高度な微細
加工技術の検討が進められている。微細加工技術
の一つであるリソグラフイ技術の高精度・高解像
度化を達成する技術としては、多層レジストシス
テムが種々検討されている。例えば、文献
（Solid State Technology、Aug.1981、74〜80
ページ、M.Hatykis等）には、この種の技術の
総説が述べられている。多層レジストシステムの
一部には、マスクパターンに忠実に有機物膜を異
方性エツチングする工程が必要となるが、このエ
ツチングには従来酸素ガスを用いたドライエツチ
ング方法が知られている。
この方法では、まず試料として第１図ａに示す
如く有機物膜６上にマスク材料層７を所望パター
ンに形成したものを用いる。次いで平行平板電極
型ドライエツチング装置の陰極上に試料を配置
し、エツチング室内のガス圧及び電極間に印加す
る高周波電力を適当な値に制御し、第１図ｂに示
す如くマスク材料層７をマスクとして有機物膜６
を異方性エツチングするようにしている。なお、
有機物膜６は下地材料層８のエツチングマスクと
して使用されるものである。
如く有機物膜６上にマスク材料層７を所望パター
ンに形成したものを用いる。次いで平行平板電極
型ドライエツチング装置の陰極上に試料を配置
し、エツチング室内のガス圧及び電極間に印加す
る高周波電力を適当な値に制御し、第１図ｂに示
す如くマスク材料層７をマスクとして有機物膜６
を異方性エツチングするようにしている。なお、
有機物膜６は下地材料層８のエツチングマスクと
して使用されるものである。
しかしながら、この種の方法にあつては、前記
第１図ｂに示す如く有機物膜６をマスク材料層７
のパターンに忠実な垂直な形状にエツチングする
ことは困難であり、サイドエツチングやマスク材
料層７の後退が生じる等の問題があつた。すなわ
ち、酸素ガスを用いたドライエツチングでは、エ
ツチング室１内のガス圧が高い場合、酸素ラジカ
ル（Ｏ〓）の影響で第２図ａに示す如くサイドエ
ツチングが生じる。ガス圧が低い場合、平行平板
型ドライエツチング装置の特徴である陰極降下電
圧が増大するため、スパツタリング作用が大きく
なる。このため、サイドエツチングは生じない
が、第２図ｂに示す如くマスク材料層７の後退に
よりパターン変換差が生じる。このようなサイド
エツチング及びマスク材料層７の後退は、加工精
度の低下を招き微細加工技術での大きな欠点とな
る。
第１図ｂに示す如く有機物膜６をマスク材料層７
のパターンに忠実な垂直な形状にエツチングする
ことは困難であり、サイドエツチングやマスク材
料層７の後退が生じる等の問題があつた。すなわ
ち、酸素ガスを用いたドライエツチングでは、エ
ツチング室１内のガス圧が高い場合、酸素ラジカ
ル（Ｏ〓）の影響で第２図ａに示す如くサイドエ
ツチングが生じる。ガス圧が低い場合、平行平板
型ドライエツチング装置の特徴である陰極降下電
圧が増大するため、スパツタリング作用が大きく
なる。このため、サイドエツチングは生じない
が、第２図ｂに示す如くマスク材料層７の後退に
よりパターン変換差が生じる。このようなサイド
エツチング及びマスク材料層７の後退は、加工精
度の低下を招き微細加工技術での大きな欠点とな
る。
本発明の目的は、サイドエツチングやマスク材
料層の後退を招くことなく、有機物膜を異方性エ
ツチングすることができ、加工精度の向上をはか
り得るドライエツチング方法を提供することにあ
る。
料層の後退を招くことなく、有機物膜を異方性エ
ツチングすることができ、加工精度の向上をはか
り得るドライエツチング方法を提供することにあ
る。
本発明の骨子は、有機物層、例えばレジストの
エツチングガスとして、窒素を主体とするガスを
用いることにある。
エツチングガスとして、窒素を主体とするガスを
用いることにある。
従来の酸素ガスを用いた有機物膜のエツチング
メカニズムを本発明者等が検討した結果、陰極降
下電圧によつて加速された酸素イオンは有機物膜
表面を衝撃し、有機物をＣ、CH2、C2H5等の３
個以下の炭素原子を含有する炭化水素フラグメン
トまで分解すること、さらにこの分解によつて生
じた炭化水素フラグメントは表面近傍に侵入した
Ｏ〓により酸化され、H2O、CO及びCO2を生成
することが明らかとなつた。また、高圧力下で生
じるサイドエツチングは、マスク材料層下のイオ
ン衝撃を受けていない有機物とＯ〓との化学反応
によつて進行することが明らかとなつた（T.
Arikado、Proc、of4th、Dry Process
Symposium、Tokyo、1981）このメカニズムに
基づくならば、イオン衝撃による有機物の分解か
ら生じた３個以下の炭素原子を含有する炭化水素
フラグメントとは反応するが、分解していない有
機物とは反応しないラジカルを作用させることに
より、ラジカルの豊富な高圧力下でもサイドエツ
チングを生じることのない異方性エツチングが達
成されることになる。また、有機物の分解から生
じる炭化水素フラグメントは、不対電子を有する
ラジカル、カルベン及びイオン等でそれ自体が非
常に活性であるため、反応相手がかなりの不活性
なものであつても反応が進行すると考えられる。
メカニズムを本発明者等が検討した結果、陰極降
下電圧によつて加速された酸素イオンは有機物膜
表面を衝撃し、有機物をＣ、CH2、C2H5等の３
個以下の炭素原子を含有する炭化水素フラグメン
トまで分解すること、さらにこの分解によつて生
じた炭化水素フラグメントは表面近傍に侵入した
Ｏ〓により酸化され、H2O、CO及びCO2を生成
することが明らかとなつた。また、高圧力下で生
じるサイドエツチングは、マスク材料層下のイオ
ン衝撃を受けていない有機物とＯ〓との化学反応
によつて進行することが明らかとなつた（T.
Arikado、Proc、of4th、Dry Process
Symposium、Tokyo、1981）このメカニズムに
基づくならば、イオン衝撃による有機物の分解か
ら生じた３個以下の炭素原子を含有する炭化水素
フラグメントとは反応するが、分解していない有
機物とは反応しないラジカルを作用させることに
より、ラジカルの豊富な高圧力下でもサイドエツ
チングを生じることのない異方性エツチングが達
成されることになる。また、有機物の分解から生
じる炭化水素フラグメントは、不対電子を有する
ラジカル、カルベン及びイオン等でそれ自体が非
常に活性であるため、反応相手がかなりの不活性
なものであつても反応が進行すると考えられる。
そこで本発明者等は、比較的不活性なガスを用
いたエツチングの実験を重ねた結果、窒素ガスに
より理想的な異方性エツチングを達成できるのを
見出した。窒素ガスの解離によつて生じるＮ〓は
基底状態で外殻に2S22P3の電子配置を有し、最
外亜殻の不対電子数が最大となり電子反発がない
ため、Ｏ〓に比して安定である。このため、イオ
ン衝撃を受けていない有機物に対する反応性は、
Ｏ〓に比して著しく小さく、それ故サイドエツチ
ングを生じない。一方、イオン衝撃による分解か
ら生じた炭化水素フラグメントは、それ自体活性
であるためＮ〓とも十分に反応し、窒素ガスを用
いた異方性エツチングのエツチング速度は実用上
十分である（エツチング速度3000Å／min、ガス
圧0.3Torr、高周電力500W印加時）ことが判明
した。
いたエツチングの実験を重ねた結果、窒素ガスに
より理想的な異方性エツチングを達成できるのを
見出した。窒素ガスの解離によつて生じるＮ〓は
基底状態で外殻に2S22P3の電子配置を有し、最
外亜殻の不対電子数が最大となり電子反発がない
ため、Ｏ〓に比して安定である。このため、イオ
ン衝撃を受けていない有機物に対する反応性は、
Ｏ〓に比して著しく小さく、それ故サイドエツチ
ングを生じない。一方、イオン衝撃による分解か
ら生じた炭化水素フラグメントは、それ自体活性
であるためＮ〓とも十分に反応し、窒素ガスを用
いた異方性エツチングのエツチング速度は実用上
十分である（エツチング速度3000Å／min、ガス
圧0.3Torr、高周電力500W印加時）ことが判明
した。
本発明はこのような点に着目し、平行平板電極
が設けられたエツチング室内に有機物層を含む試
料を配置したのち、エツチング室内にエツチング
ガスを導入すると共に各電極間に高周波電力を印
加することにより、上記有機物層を該層上に形成
されたマスクパターンをマスクとして異方性エツ
チングするドライエツチング方法において、上記
エツチングガスとして窒素を主体とするガスを用
いるようにした反応性イオンエツチング方法であ
る。
が設けられたエツチング室内に有機物層を含む試
料を配置したのち、エツチング室内にエツチング
ガスを導入すると共に各電極間に高周波電力を印
加することにより、上記有機物層を該層上に形成
されたマスクパターンをマスクとして異方性エツ
チングするドライエツチング方法において、上記
エツチングガスとして窒素を主体とするガスを用
いるようにした反応性イオンエツチング方法であ
る。
本発明によれば、窒素を主体とするガスをエツ
チングガスとして用いているので、イオン衝撃さ
れない有機物のラジカルによる反応を著しく低減
することができる。このため、エツチング室内の
ガス圧を高めても有機物膜のサイドエツチング殆
んど生じない。しかも、上記理由からエツチング
室内のガス圧を高めることができるので、電極間
に生じる陰極降下電圧を低くすることができる。
したがつて、陰極降下電圧の大きさで定まるスパ
ツタ作用を弱めることができ、これによりマスク
材料層の後退を未然に防止することができる。す
なわち、サイドエツチング及びマスク材料層の後
退を効果的に防止することができ、微細加工精度
の向上をはかり得る。
チングガスとして用いているので、イオン衝撃さ
れない有機物のラジカルによる反応を著しく低減
することができる。このため、エツチング室内の
ガス圧を高めても有機物膜のサイドエツチング殆
んど生じない。しかも、上記理由からエツチング
室内のガス圧を高めることができるので、電極間
に生じる陰極降下電圧を低くすることができる。
したがつて、陰極降下電圧の大きさで定まるスパ
ツタ作用を弱めることができ、これによりマスク
材料層の後退を未然に防止することができる。す
なわち、サイドエツチング及びマスク材料層の後
退を効果的に防止することができ、微細加工精度
の向上をはかり得る。
第３図は本発明方法を実施するためのドライエ
ツチング装置を示す概略構成図であり、エツチン
グ室１内には平行平板電極２，３が配置されてい
る。上部電極（陽極）２は接地され、試料４が載
置される下部電極（陰極）３には高周波電力が印
加される。この場合、試料４は絶縁膜を介して下
部電極上に設けてもよい。また、エツチング室１
内にはパイプ５０，５１が連結されるガス導入管
１ａからエツチングガスが導入され、このガスは
ガス排気管１ｂから排気されるものとなつてい
る。なお、図中２１はマツチング回路、２２は水
冷管、２３，２３′はバルブをそれぞれ示してい
る。
ツチング装置を示す概略構成図であり、エツチン
グ室１内には平行平板電極２，３が配置されてい
る。上部電極（陽極）２は接地され、試料４が載
置される下部電極（陰極）３には高周波電力が印
加される。この場合、試料４は絶縁膜を介して下
部電極上に設けてもよい。また、エツチング室１
内にはパイプ５０，５１が連結されるガス導入管
１ａからエツチングガスが導入され、このガスは
ガス排気管１ｂから排気されるものとなつてい
る。なお、図中２１はマツチング回路、２２は水
冷管、２３，２３′はバルブをそれぞれ示してい
る。
第４図は上記第３図に示したドライエツチング
装置を用い前記第１図ａに示した試料をエツチン
グした場合の、エツチング室内ガス圧に対する陰
極降下電圧の変化を示す特性図である。なお、エ
ツチングガスとしては窒素ガスを用い、高周波電
力は500〔Ｗ〕とした。この図から、圧力の増加に
伴い陰極降下電圧が減少するのが判る。また、本
発明者等の実験によれば、陰極降下電圧1000〔Ｖ〕
以下（図中●印）で前記マスク材料層の後退は殆
んど見られないのが判明した。なお、図中×印は
後退が見られた場合を示している。したがつて、
マスク材料層の後退に直接関係する陰極降下電圧
が約1000〔Ｖ〕以下となるようにすればよいこと
が判る。第５図は陰極降下電圧をパラメータとし
たときの高周波電力と圧力との関係を示す特性図
であり、図中Γ印は陰極降下電圧1100〔Ｖ〕、△印
は1000〔Ｖ〕、□印は800〔Ｖ〕の場合である。この
図から、△印で示す曲線より上方の領域で高周波
電力及び圧力を選択することにより、陰極降下電
圧を1000〔Ｖ〕以下に制御でき、マスク材料層の
後退を確実に防止できるのが判る。つまり、エツ
チング室内のガス圧及び高周波電力を、平行平板
電極間に生じる陰極降下電圧が1000〔Ｖ〕以下と
なるよう設定することにより、前記サイドエツチ
ング及びマスク材料層の後退を確実に防止するこ
とができる。
装置を用い前記第１図ａに示した試料をエツチン
グした場合の、エツチング室内ガス圧に対する陰
極降下電圧の変化を示す特性図である。なお、エ
ツチングガスとしては窒素ガスを用い、高周波電
力は500〔Ｗ〕とした。この図から、圧力の増加に
伴い陰極降下電圧が減少するのが判る。また、本
発明者等の実験によれば、陰極降下電圧1000〔Ｖ〕
以下（図中●印）で前記マスク材料層の後退は殆
んど見られないのが判明した。なお、図中×印は
後退が見られた場合を示している。したがつて、
マスク材料層の後退に直接関係する陰極降下電圧
が約1000〔Ｖ〕以下となるようにすればよいこと
が判る。第５図は陰極降下電圧をパラメータとし
たときの高周波電力と圧力との関係を示す特性図
であり、図中Γ印は陰極降下電圧1100〔Ｖ〕、△印
は1000〔Ｖ〕、□印は800〔Ｖ〕の場合である。この
図から、△印で示す曲線より上方の領域で高周波
電力及び圧力を選択することにより、陰極降下電
圧を1000〔Ｖ〕以下に制御でき、マスク材料層の
後退を確実に防止できるのが判る。つまり、エツ
チング室内のガス圧及び高周波電力を、平行平板
電極間に生じる陰極降下電圧が1000〔Ｖ〕以下と
なるよう設定することにより、前記サイドエツチ
ング及びマスク材料層の後退を確実に防止するこ
とができる。
以下、本発明の詳細について説明する。
第６図ａ〜ｆは本発明方法をMOSトランジス
タ製造工程に適用した実施例を説明するための工
程断面図である。第６図ａは通常の工程により素
子形成が施され、全面にAl合金膜が破着された
試料であり、図中１１はSi基板、１２はフイール
ド酸化膜、１３はゲート電極、１６はAl合金膜、
１７はソース・ドレイン領域を示している。この
試料上に第６図ｂに示す如くポジ型フオトレジス
ト（溶解しており加熱により固化する有機物層）
１８を十分厚く形成しその表面を平坦化したの
ち、レジスト１８（平均膜厚2μｍ）上に約0.2〔μ
ｍ〕厚さのSiO2膜（マスク材料層）１９を被着
し、さらにSiO2膜１９上にレジスト２（膜厚1μ
ｍ）を塗布した。次いで、通常のフオトレジスト
プロセスにより第６図ｃに示す如くレジストパタ
ーンを形成成した。このとき、レジスト２０が平
坦な表面上に形成されていることから、レジスト
２０の解像度は著しく向上していた。その後、
CF4とH2との混合ガスを用いる異方性ドライエツ
チング法により、第６図ｄに示す如くレジスト２
０をマスクとしてSiO2膜１９をエツチングした。
タ製造工程に適用した実施例を説明するための工
程断面図である。第６図ａは通常の工程により素
子形成が施され、全面にAl合金膜が破着された
試料であり、図中１１はSi基板、１２はフイール
ド酸化膜、１３はゲート電極、１６はAl合金膜、
１７はソース・ドレイン領域を示している。この
試料上に第６図ｂに示す如くポジ型フオトレジス
ト（溶解しており加熱により固化する有機物層）
１８を十分厚く形成しその表面を平坦化したの
ち、レジスト１８（平均膜厚2μｍ）上に約0.2〔μ
ｍ〕厚さのSiO2膜（マスク材料層）１９を被着
し、さらにSiO2膜１９上にレジスト２（膜厚1μ
ｍ）を塗布した。次いで、通常のフオトレジスト
プロセスにより第６図ｃに示す如くレジストパタ
ーンを形成成した。このとき、レジスト２０が平
坦な表面上に形成されていることから、レジスト
２０の解像度は著しく向上していた。その後、
CF4とH2との混合ガスを用いる異方性ドライエツ
チング法により、第６図ｄに示す如くレジスト２
０をマスクとしてSiO2膜１９をエツチングした。
次に、本発明方法を用いてレジスト１８を異方
性エツチングした。すなわち、第６図ｄに示した
試料を前記第３図に示す装置の下部電極３上に石
映板を介して載置し、エツチング室１内にバルブ
２３を開いてN2ガスを導入した。このとき、エ
ツチング室１内のガス圧は0.3〔Torr〕、高周波電
力は500〔Ｗ〕・13.56〔ＭHz〕とした。処理時間８
分で第６図ｅに示す如く異方性エツチングが完了
した。加工後、走査型電子顕微鏡で断面形状及び
表面形状を観察したところ、レジスト１８は
SiO2膜１９のパターンに忠実にエツチングされ
ており、サイドエツチングも殆んど見られなかつ
た。また、SiO2膜１９の後退も生じないのが確
認された。
性エツチングした。すなわち、第６図ｄに示した
試料を前記第３図に示す装置の下部電極３上に石
映板を介して載置し、エツチング室１内にバルブ
２３を開いてN2ガスを導入した。このとき、エ
ツチング室１内のガス圧は0.3〔Torr〕、高周波電
力は500〔Ｗ〕・13.56〔ＭHz〕とした。処理時間８
分で第６図ｅに示す如く異方性エツチングが完了
した。加工後、走査型電子顕微鏡で断面形状及び
表面形状を観察したところ、レジスト１８は
SiO2膜１９のパターンに忠実にエツチングされ
ており、サイドエツチングも殆んど見られなかつ
た。また、SiO2膜１９の後退も生じないのが確
認された。
これ以降は、SiO2膜１９を除去したのち、レ
ジスト１８をマスクとしてAl合金膜１６を異方
性エツチングすることにより、第６図ｆに示す如
く配線パターンが完成することになる。
ジスト１８をマスクとしてAl合金膜１６を異方
性エツチングすることにより、第６図ｆに示す如
く配線パターンが完成することになる。
第７図ａ〜ｃは本発明方法をゲート電極膜のパ
ターニングに適用した実施例を説明するための工
程断面図である。なお、第６図ａ〜ｆと同一部分
には同一符号を付してその詳しい説明は省略す
る。まず、第７図ａに示す如くSi基板１１上にフ
イールド酸化膜１２及びゲート酸化膜１３を形成
したのち、全面に多結晶シリコン膜１４′を堆積
し、さらにこの上にレジスト（平均膜厚2μｍ）
１８及びSiO2１９を形成した。次いで、第７図
ｂに示す如くレジスト（膜厚1μｍ）２０を選択
形成し、このレジスト２０をマスクとしてSiO2
膜１９を異方性エツチングした。
ターニングに適用した実施例を説明するための工
程断面図である。なお、第６図ａ〜ｆと同一部分
には同一符号を付してその詳しい説明は省略す
る。まず、第７図ａに示す如くSi基板１１上にフ
イールド酸化膜１２及びゲート酸化膜１３を形成
したのち、全面に多結晶シリコン膜１４′を堆積
し、さらにこの上にレジスト（平均膜厚2μｍ）
１８及びSiO2１９を形成した。次いで、第７図
ｂに示す如くレジスト（膜厚1μｍ）２０を選択
形成し、このレジスト２０をマスクとしてSiO2
膜１９を異方性エツチングした。
次に、前記第３図の装置を用い先の実施例と同
様にレジスト１８の異方性エツチングを行つた。
ここで、エツチングガスはバルブ２３，２３′の
開き具合を調節してN2とO2との混合ガス（ただ
しO2添加量は全体の30vol％以下）、ガス圧は0.3
〔Torr〕、高周波電力は500〔Ｗ〕・13.56〔ＭHz〕と
した。処理時間５分で第７図ｃに示す如くレジス
ト１８の異方性エツチングが完了した。このとき
もレジスト１８のサイドエツチングやSiO2膜１
９の後退は殆んど見られなかつた。これ以降は、
レジスト１８をマスクとした多結晶シリコン膜１
４′を異方性エツチングすることにより、ゲート
電極１４が形成されることになる。
様にレジスト１８の異方性エツチングを行つた。
ここで、エツチングガスはバルブ２３，２３′の
開き具合を調節してN2とO2との混合ガス（ただ
しO2添加量は全体の30vol％以下）、ガス圧は0.3
〔Torr〕、高周波電力は500〔Ｗ〕・13.56〔ＭHz〕と
した。処理時間５分で第７図ｃに示す如くレジス
ト１８の異方性エツチングが完了した。このとき
もレジスト１８のサイドエツチングやSiO2膜１
９の後退は殆んど見られなかつた。これ以降は、
レジスト１８をマスクとした多結晶シリコン膜１
４′を異方性エツチングすることにより、ゲート
電極１４が形成されることになる。
なお、本発明は上述した各実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々
変形して実施することができる。例えば、前記レ
ジストの代りには各種の有機物膜を用いることが
できる。さらに、前記マスク材料層はSiO2膜に
限るものではなく、上記有機物膜とエツチング選
択比の大きなものであればよい。また、前記エツ
チングガスはN2を主体とするガスであればよく、
N2単体に限らずO2、H2、SO3、CO、若しくは
CO2等を適宜添加することも可能である。ただ
し、O2の添加はサイドエツチングを防止する目
的から全体の30〔vol％〕以下とする必要がある。
さらに、N2の代りにN2O、NO、NO2或いはこれ
らの混合ガスをエツチングガスとして用いた場合
も同様な異方性エツチングを達成することができ
た。
ものではなく、その要旨を逸脱しない範囲で種々
変形して実施することができる。例えば、前記レ
ジストの代りには各種の有機物膜を用いることが
できる。さらに、前記マスク材料層はSiO2膜に
限るものではなく、上記有機物膜とエツチング選
択比の大きなものであればよい。また、前記エツ
チングガスはN2を主体とするガスであればよく、
N2単体に限らずO2、H2、SO3、CO、若しくは
CO2等を適宜添加することも可能である。ただ
し、O2の添加はサイドエツチングを防止する目
的から全体の30〔vol％〕以下とする必要がある。
さらに、N2の代りにN2O、NO、NO2或いはこれ
らの混合ガスをエツチングガスとして用いた場合
も同様な異方性エツチングを達成することができ
た。
第１図ａ，ｂ及び第２図ａ，ｂはそれぞれ従来
のドライエツチング方法を説明するための断面
図、第３図は本発明方法に用いた平行平板電極型
ドライエツチング装置を示す概略構成図、第４図
及び第５図はそれぞれ本発明の概要を説明するた
めの特性図、第６図ａ〜ｆは本発明の一実施例を
説明するための工程断面図、第７図ａ〜ｃは他の
実施例を説明するための工程断面図である。 １……エツチング室、２，３……平行平板電
極、４……試料、５……高周波電源、６……有機
物膜、７……マスク材料層、８……下地材料層、
１８……レジスト（有機物膜）、１９……SiO2膜
（マスク材料層）。
のドライエツチング方法を説明するための断面
図、第３図は本発明方法に用いた平行平板電極型
ドライエツチング装置を示す概略構成図、第４図
及び第５図はそれぞれ本発明の概要を説明するた
めの特性図、第６図ａ〜ｆは本発明の一実施例を
説明するための工程断面図、第７図ａ〜ｃは他の
実施例を説明するための工程断面図である。 １……エツチング室、２，３……平行平板電
極、４……試料、５……高周波電源、６……有機
物膜、７……マスク材料層、８……下地材料層、
１８……レジスト（有機物膜）、１９……SiO2膜
（マスク材料層）。
Claims (1)
- 【特許請求の範囲】 １ 平行平板電極が設けられたエツチング室内の
一方の電極上に有機物層を含む試料を配置し、エ
ツチング室内にエツチングガスを導入すると共に
各電極間に高周波電力を印加し、前記有機物層を
該層上に形成されたマスクパターンを用いて選択
的にエツチングするドライエツチング方法におい
て、前記エツチングガスとして窒素を主体とする
ガスを用いたことを特徴とするドライエツチング
方法。 ２ 前記エツチング室内のガス圧及び前記高周波
電力を、前記各電極間に生じる陰極降下電圧が
1000〔Ｖ〕以下となるよう設定したことを特徴と
する特許請求の範囲第１項記載のドライエツチン
グ方法。 ３ 前記窒素を主体とするガスは、N2O、NO、
N2及びNO2のうち少なくとも１種からなるもの
であることを特徴とする特許請求の範囲第１項記
載のドライエツチング方法。 ４ 前記窒素を主体とするガスは、H2、SO3、
CO及びCO2のうちの少なくとも１種をさらに添
加ガスとして混合したものであることを特徴とす
る特許請求の範囲第３項記載のドライエツチング
方法。 ５ 前記窒素を主体とするガスとして、窒素ガス
が全体の70〔vol％〕を越えるガスを用いたことを
特徴とする特許請求の範囲第１項記載のドライエ
ツチング方法。 ６ 前記窒素を主体とするガスは、N2とO2とを
混合したものであり、かつ全体に対するO2の割
合を30〔vol％〕以下に設定したことを特徴とする
特許請求の範囲第１項記載のドライエツチング方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58037938A JPS59163826A (ja) | 1983-03-08 | 1983-03-08 | ドライエツチング方法 |
| US06/552,254 US4473437A (en) | 1983-03-08 | 1983-11-16 | Dry etching method for organic material layers |
| EP84101989A EP0123813A3 (en) | 1983-03-08 | 1984-02-24 | Dry etching method for organic material layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58037938A JPS59163826A (ja) | 1983-03-08 | 1983-03-08 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59163826A JPS59163826A (ja) | 1984-09-14 |
| JPH0141253B2 true JPH0141253B2 (ja) | 1989-09-04 |
Family
ID=12511495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58037938A Granted JPS59163826A (ja) | 1983-03-08 | 1983-03-08 | ドライエツチング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4473437A (ja) |
| EP (1) | EP0123813A3 (ja) |
| JP (1) | JPS59163826A (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3475856D1 (en) * | 1983-08-12 | 1989-02-02 | Commissariat Energie Atomique | Method for aligning a connecting line above an electrical contact hole of an integrated circuit |
| US4668366A (en) * | 1984-08-02 | 1987-05-26 | The Perkin-Elmer Corporation | Optical figuring by plasma assisted chemical transport and etching apparatus therefor |
| JPS61232618A (ja) * | 1985-04-09 | 1986-10-16 | Nec Corp | 反応性エツチングによるパタ−ン形成方法 |
| JP2760426B2 (ja) * | 1985-09-10 | 1998-05-28 | 松下電器産業株式会社 | レジスト膜のドライエツチング方法 |
| US4673456A (en) * | 1985-09-17 | 1987-06-16 | Machine Technology, Inc. | Microwave apparatus for generating plasma afterglows |
| ES2048158T3 (es) * | 1986-06-26 | 1994-03-16 | American Telephone & Telegraph | Procedimiento para fabricar dispositivos de circuito integrado utilizando una estructura de resist multinivel. |
| EP0299248B1 (en) * | 1987-07-16 | 1992-08-19 | Texas Instruments Incorporated | Processing apparatus and method |
| US4787957A (en) * | 1987-09-25 | 1988-11-29 | Air Products And Chemicals, Inc. | Desmear and etchback using NF3 /O2 gas mixtures |
| JPH0817143B2 (ja) * | 1988-03-30 | 1996-02-21 | 松下電器産業株式会社 | フィルムコンデンサとその製造方法 |
| JP2722491B2 (ja) * | 1988-04-01 | 1998-03-04 | 松下電器産業株式会社 | レジスト処理方法 |
| US4913789A (en) * | 1988-04-18 | 1990-04-03 | Aung David K | Sputter etching and coating process |
| US4961820A (en) * | 1988-06-09 | 1990-10-09 | Fujitsu Limited | Ashing method for removing an organic film on a substance of a semiconductor device under fabrication |
| JPH0276225A (ja) * | 1988-09-12 | 1990-03-15 | Applied Materials Japan Kk | 有機薄膜の異方性加工方法 |
| EP0368732B1 (en) * | 1988-11-04 | 1995-06-28 | Fujitsu Limited | Process for forming resist mask pattern |
| JPH0793236B2 (ja) * | 1988-11-16 | 1995-10-09 | 松下電器産業株式会社 | フイルムコンデンサおよびその製造方法 |
| JP2541851B2 (ja) * | 1989-03-10 | 1996-10-09 | 富士通株式会社 | 有機物の剥離方法 |
| JPH0334511A (ja) * | 1989-06-30 | 1991-02-14 | Matsushita Electric Ind Co Ltd | フィルムコンデンサの製造方法 |
| JPH07105310B2 (ja) * | 1989-06-30 | 1995-11-13 | 松下電器産業株式会社 | フィルムコンデンサとその製造方法 |
| JPH07105311B2 (ja) * | 1989-07-31 | 1995-11-13 | 松下電器産業株式会社 | 金属化フィルムコンデンサとその製造方法 |
| DE4022708A1 (de) * | 1990-07-17 | 1992-04-02 | Balzers Hochvakuum | Aetz- oder beschichtungsanlagen |
| US5223113A (en) * | 1990-07-20 | 1993-06-29 | Tokyo Electron Limited | Apparatus for forming reduced pressure and for processing object |
| IL107827A0 (en) * | 1992-12-08 | 1994-04-12 | Hughes Aircraft Co | Plasma pressure control assembly |
| TW275705B (en) * | 1994-12-19 | 1996-05-11 | Advanced Micro Devices Inc | Selective i-line barl etch process |
| US5763327A (en) * | 1995-11-08 | 1998-06-09 | Advanced Micro Devices, Inc. | Integrated arc and polysilicon etching process |
| US5807790A (en) * | 1996-05-07 | 1998-09-15 | Advanced Micro Devices, Inc. | Selective i-line BARL etch process |
| US5795829A (en) * | 1996-06-03 | 1998-08-18 | Advanced Micro Devices, Inc. | Method of high density plasma metal etching |
| US6025268A (en) * | 1996-06-26 | 2000-02-15 | Advanced Micro Devices, Inc. | Method of etching conductive lines through an etch resistant photoresist mask |
| KR100249172B1 (ko) * | 1996-10-24 | 2000-03-15 | 김영환 | 감광막 식각방법 |
| WO1999039382A1 (en) * | 1998-01-28 | 1999-08-05 | Anon, Inc. | Process for ashing organic materials from substrates |
| US6231775B1 (en) | 1998-01-28 | 2001-05-15 | Anon, Inc. | Process for ashing organic materials from substrates |
| EP0940846A1 (en) | 1998-03-06 | 1999-09-08 | Interuniversitair Micro-Elektronica Centrum Vzw | Method for stripping ion implanted photoresist layer |
| JP2002510878A (ja) * | 1998-04-02 | 2002-04-09 | アプライド マテリアルズ インコーポレイテッド | 低ｋ誘電体をエッチングする方法 |
| US6387819B1 (en) * | 1998-04-29 | 2002-05-14 | Applied Materials, Inc. | Method for etching low K dielectric layers |
| US6114250A (en) * | 1998-08-17 | 2000-09-05 | Lam Research Corporation | Techniques for etching a low capacitance dielectric layer on a substrate |
| US6383931B1 (en) | 2000-02-11 | 2002-05-07 | Lam Research Corporation | Convertible hot edge ring to improve low-K dielectric etch |
| KR100493409B1 (ko) * | 2000-12-23 | 2005-06-07 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| KR100828502B1 (ko) * | 2001-04-14 | 2008-05-13 | 삼성전자주식회사 | 건식 식각 장치 |
| US7252738B2 (en) * | 2002-09-20 | 2007-08-07 | Lam Research Corporation | Apparatus for reducing polymer deposition on a substrate and substrate support |
| US6818519B2 (en) * | 2002-09-23 | 2004-11-16 | Infineon Technologies Ag | Method of forming organic spacers and using organic spacers to form semiconductor device features |
| US20050136666A1 (en) * | 2003-12-23 | 2005-06-23 | Tokyo Electron Limited | Method and apparatus for etching an organic layer |
| US7687303B1 (en) * | 2005-11-01 | 2010-03-30 | Mentor Graphics Corporation | Method for determining via/contact pattern density effect in via/contact etch rate |
| JP2009044090A (ja) * | 2007-08-10 | 2009-02-26 | Tokyo Electron Ltd | 半導体装置の製造方法及び記憶媒体 |
| RU2406785C2 (ru) * | 2008-10-13 | 2010-12-20 | Открытое акционерное общество "Научно-исследовательский институт "Элпа" с опытным производством" (ОАО "НИИ "Элпа") | Способ удаления органических остатков с пьезоэлектрических подложек |
| RU2401321C2 (ru) * | 2008-10-13 | 2010-10-10 | Открытое акционерное общество "Научно-исследовательский институт "Элпа" с опытным производством" (ОАО "НИИ "Элпа") | Способ допроявления фоторезиста, нанесенного на пьезоэлектрическую подложку |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3930913A (en) * | 1974-07-18 | 1976-01-06 | Lfe Corporation | Process for manufacturing integrated circuits and metallic mesh screens |
| NL8004008A (nl) * | 1980-07-11 | 1982-02-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
| NL8004007A (nl) * | 1980-07-11 | 1982-02-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleider- inrichting. |
-
1983
- 1983-03-08 JP JP58037938A patent/JPS59163826A/ja active Granted
- 1983-11-16 US US06/552,254 patent/US4473437A/en not_active Expired - Lifetime
-
1984
- 1984-02-24 EP EP84101989A patent/EP0123813A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59163826A (ja) | 1984-09-14 |
| US4473437A (en) | 1984-09-25 |
| EP0123813A2 (en) | 1984-11-07 |
| EP0123813A3 (en) | 1988-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0141253B2 (ja) | ||
| US4529860A (en) | Plasma etching of organic materials | |
| DE3750169T2 (de) | Verfahren zum Ebnen eines Halbleitersubstrates. | |
| US7235478B2 (en) | Polymer spacer formation | |
| US4473435A (en) | Plasma etchant mixture | |
| CA1160759A (en) | High-selectivity plasma-assisted etching of resist- masked layer | |
| US20080182422A1 (en) | Methods of etching photoresist on substrates | |
| JP3161040B2 (ja) | 半導体装置の製造方法 | |
| JP4648900B2 (ja) | 基板からフォトレジストを除去する方法 | |
| JP2502805B2 (ja) | コンタクトホ−ル形成方法 | |
| CN1214538A (zh) | 用于形成半导体器件中的自对准接触的方法 | |
| JPH0845906A (ja) | パターン形成方法及び該パターン形成方法を用いた半導体装置の製造方法 | |
| US7067429B2 (en) | Processing method of forming MRAM circuitry | |
| US4407850A (en) | Profile control photoresist | |
| JP2574045B2 (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| KR20000071322A (ko) | 반도체 장치 제조 방법 | |
| JPH11145144A (ja) | 導電層形成法 | |
| US6261965B1 (en) | Effective removal of undesirably formed silicon carbide during the manufacture of semiconductor device | |
| JP3278942B2 (ja) | 半導体装置の製造方法 | |
| JPH0360032A (ja) | ドライエッチング方法 | |
| JP2708018B2 (ja) | コンタクトホール形成方法 | |
| JP2708019B2 (ja) | コンタクトホール形成方法 | |
| JPH06318576A (ja) | ドライエッチング方法 | |
| KR100223760B1 (ko) | 반도체 장치의 콘택홀 형성 방법 |