JPH0143347B2 - - Google Patents

Description

【発明の詳細な説明】 銀行小切手、為替手形、旅行用小切手、通貨、
等の様な公的特殊証書、証券の発行、取扱いを行
つている商業機関や公共機関にあつては、それら
証書類が確かな品質水準にあることを保証するた
めに相当の努力を払つている。例えば、証書を発
行する機関にとつては、その証書の出所の信ぴよ
う性や証書類の真偽とか、感覚的な面（審美性）
においても保証し、不完全なもの欠陥のあるもの
等が製造されない様にしておくことが望ましい。

欠陥のない証書類の製造を確保するために、製
造工程中において著しく複雑な印刷技術を駆使し
ている。保証を目的として、多くの証書類はま
た、種々のインクと、用紙を使い、高度に複雑な
パターン（模様）にして印刷されている。しかし
ながら、最新の印刷装置をもつてしても、時には
欠落したり、不完全なもの、また期待される品質
水準に比して、一般的見地から不良と認められる
もの、等が印刷されてしまうことがある。そこ
で、この様な欠陥証書が公けに発行されることを
防ぐために、欠陥証書を検出し、品質を保証する
という目的から、印刷工場においては、種々の品
質検査が行われている。従来は、この種の検査は
全て検査員による目視検査によつて行われてい
た。明らかな様に、目視検査は、速度が遅く、高
価につき、また、人的な誤りが起こりがちであ
る。

その後、技術水準の進歩により、検査工程は自
動化されるようになつた。光学的走査技術を用い
る方式においては、被試証書を、コンピユータの
メモリに記憶された原版（マスター証書）と比較
することにより、被試証書が記憶原版（マスタ）
によつて表されている所定の期待品質水準と合致
するかどうかを判断する。検査は被試証書と、記
憶原版（マスター証書）とを、各ポイント毎に比
較するという方法で実施される。被試証書上のポ
イントは、検査装置により分解可能な限りの最小
の区画であり、これらは、画素即ち極小平面（以
下ピクセルと称する）である。

原版（マスター証書）は各ピクセル毎に、デイ
ジタル形式に符号化され、メモリに記憶されてい
る。被試証書は光−電気変換装置で走査され、各
ピクセルは符号化される。被試証書の各ピクセル
は、メモリに記憶されている原版の、相応するピ
クセルと、比較される。比較した結果が、所定の
期待される品質水準の範囲にある場合、被試証書
は、適格ないし受容できるものと判断される。被
試証書を、光学走査系に対して、相対的に移動さ
せ、記憶された原版と各点（ポイント）毎にリア
ルタイムで比較を行う様な検査装置は、現時点に
おいても作られている。しかしながら、この様な
検査装置に関しての基本的な要件は、被試証書上
のピクセルを、記憶された原版の対応するピクセ
ルに対して重ね合わせ（レジストレーシヨン）を
する、ということである。上に述べた様な、重ね
合わせ装置を用いる証書検査装置は1978年10月６
日付、米国特許出願「印刷物のきず検出のため
の、光学検査装置」として出願されている。

本発明は、証書類の検査に使用される重ね合わ
せ（符号化）装置に関するものである。

次に本発明を要約的に説明する。証書類が連続
的に検出アレイのところを通過送りせしめられる
ようにして通貨や、旅行小切手の様な証書上の欠
陥を検出する検査装置においては、基本的には、
１行毎に光学走査を行い、検出器を通過した部分
を、順次検査している。記憶原版との、リアルタ
イム比較にあつては、被試ピクセルと、メモリ内
にある対応するピクセルとが、まさに精確に重ね
合わされている必要がある。比較器で両方のピク
セルを同時に比較検出するからである。もし、被
試証書が試験用送り台上に、きず検出アレイに対
して完全無欠の状態で正しく置かれるならば、即
ち位置ずれなしで正しく位置整定されまた原版と
ピクセル規模で大きさが等しい様に、完全に正し
く置かれているならば、重ね合わせ動作のタイミ
ングをとるのは、容易である。換言すれば走査計
数器の制御によつて、被試証書の走査に同期させ
て、原版の最初の走査線およびそれにひきつづく
走査線の情報を次々とメモリより読み出し得るこ
とになるのである。しかし、実際にはその様な理
想的な位置整定は希であり、試験用送り台に完全
無欠に正しく被試証書を載せることは実際上、不
可能である。加えて、被試証書は厳密には大きさ
が、まちまちである。このことは、走査線におい
て、対応するピクセルの不一致の原因となる。例
えば、被試証書が原版より１％大きかつたとすれ
ば、通常100ピクセル含んでいるものが、101ピク
セル含んでいると識別される。本発明はメモリ重
ね合わせを、それらの問題に鑑みて自動的に修正
を行うきず検出装置に適用し、その際メモリ内お
よび被試証書上の走査線はセグメント化され、ま
ず検出アレイを通過する被試証書の配向や大きさ
に無関係に、各セグメントを精確に整合させるた
めの重ね合わせ手段を提供するものである。

本発明における重ね合わせ装置は、きず検出ア
レイとは別に、先行する２つの重ね合わせアレイ
を有し、それら重ね合わせアレイは被試証書の上
端と下端のコーナを走査するものである。重ね合
わせアレイと結合された論理装置によつて、被試
証書と、メモリ内の原版とのコーナが精確に整合
させられる。これによつてメモリへのアドレスを
発生するのに十分な情報がアドレス発生装置へ与
えられることとなり、そのアドレスによつてメモ
リは読出され、次のような走査ラインセグメント
が出力される、即ちその中心ピクセルが精確にき
ず検出アレイの対応するセグメントにおける中心
ピクセルと整合する走査線セグメントが出力され
る。

次に図を用いて本発明を説明する。図１におい
て、１１はドラムを示している。ドラム１１は、
証書検査装置中の移送装置の１部であり、被試証
書がきず検出部のところを通過移送されるために
用いられる。証書１２は、通貨や旅行小切手の様
なもので、ドラム１１に載置されて真空あるいは
他の方法によつて固定保持される。証書１２は、
一定速度でドラム１１に連続的に次々に供給さ
れ、それぞれの検査が完了後、はがされひきつづ
き移動送りおよび／または堆積される。本発明を
説明するために、被試証書の片面のみ検査するも
のと、仮定する。但し、完全な検査を行う上で
は、両面の検査が必要であり、また他の片面は移
送路の中で多少遅れて検査されるものであること
を付記する。証書１２は、通貨あるいは旅行小切
手のふちどりに類似したふちどり１２ａを有して
いる。きず検出アレイ１３は、ドラム１１の近く
に設けられ、各証書１２をこれが線分１４で示し
た視野のところを通過するとき検出する。きず検
出アレイ１３は、レンズ１５を通して証書１２を
検出する。領域ないし視野１４は、証書１２の長
さを包含するにたる十分な長さを有する。重ね合
わせアレイ１６と１９は、証書１２をそれぞれレ
ンズ１７，２０を通して検出している。重ね合わ
せアレイ１６は、その視野１８が証書１２の右前
縁コーナを検出する位置に設けられる。重ね合わ
せ検出アレイ１９は、証書１２の左前縁コーナを
検出する視野ないし検出領域２１を有している。

重ね合わせアレイ１６と１９は、きず検出アレ
イ１３が証書１２の前縁を見る時より、多少、早
目に証書１２の最初のコーナを見ることができる
位置に設けられる。この様な配置により、重ね合
わせアレイ１６と１９からのデータを処理し、き
ず検出処理過程の初期点設定のための、十分な時
間が得られ、それにより記憶原版（マスター証
書）のピクセルを、リアルタイムに発生される対
応する被試証書ピクセルと比較し得るようにな
る。

厳密に重ね合わせを行うためには、重ね合わせ
に用いられるデータにおいて高い精度ないし分解
能が必要である。それにひきかえ、きず検出にお
いては、相対的には低分解能で十分である。とい
うのは、パツチの大きさ、即ちピクセルグループ
の大きさは、検出されるべき、きずの大きさに合
わせてあれば良いという程度だからである。加う
るに、きず検出データは不必要に高い精度ないし
分解能があると電子回路において、データ伝送速
度上の問題を、ひき起こす。データ伝送速度の問
題を発生させることなく、精密な重ね合わせを実
現するために、本発明においては、重ね合わせの
ためのデータには比較的高い精度ないし分解能を
用い、きず検出のためのデータには比較的低い精
度ないし分解能を用いている。本発明の実施例で
は、きず検出器のピクセルと、重ね合わせアレイ
のピクセルの大きさの比は、４対１である。した
がつてレンズ１５の分解能は、レンズ１７および
２０の分解能の４分の１である。第１図におい
て、ドラム１１は、時計方向に回転し、証書１２
の長辺は移動方向に垂直であり、短辺は移動方向
に対し平行となつて、回転移動している。証書
が、１８と２１の視野の中を移動するにつれて、
重ね合わせアレイは、証書の両側を監視し、１ビ
ツトデータを発生させる。これは被試証書の側縁
に関する高分解能の白黒イメージを作り出すこと
に使われる。各証書１２は、多くの走査線を含ん
でおり、その走査線はそれぞれ多数のピクセルを
含んでいる。走査線の数は、選ばれるピクセルの
大きさにより、決められるもので、ピクセルの大
きさは、0.015インチ（15ミル）すなわち0.0375
cm程度に選ばれている。2.5インチすなわち約
6.25cm程度の短い巾の証書例えば旅行小切手など
においては走査線の総数は166本である。各走査
線は512個のピクセルを含んでいる。

第４図は、証書１２の最初の３本の走査線を、
実際の大きさとは無関係に表したものである。メ
モリ内の原版は、走査線および走査線に含まれて
いるピクセルに従つて記憶されており、メモリを
アドレスを用いて読出すには、走査線の番号指示
および64個のピクセルより成る８ブロツクのうち
の各々における最初に走査されるピクセルの番号
が必要である。上に述べた様に、きず検出アレイ
１３は証書１２の長さ即ち512のピクセルにわた
る視野を有している。ドラム１１上の証書１２が
正しく位置整定されていなかつた場合、512ピク
セルの視野は許容できないほどの大きな誤差を生
じる。この誤差を許容できる値程度に修正するた
め、第４図に示す様に、走査線をそれぞれ64ピク
セルより成る８セグメントに分割する。このよう
にして被試証書上の64ピクセルを、メモリ内の64
ピクセルに比較対照してアラインメントできる。
従つて、被試証書上の走査線がメモリの走査線と
平行でなかつた場合、メモリ内の異なる他の行の
走査線の１部から、マスター証書のラインのセグ
メントを得ることが可能となる。第４図はこの状
態を示したもので、ここでは走査線セグメントの
末端における残留誤差が0.5ピクセルの巾を越え
ない場合、原版の走査線における位置設定誤差
（角度）ａは、ａ＝tan^-11／64＝0.9（゜）となり、
この値は今日の技術水準でも良好と見做され得る
ものである。第４図においては、証書１２はそれ
ぞれ64ピクセルを有する８セグメントに分割され
ている。0.9゜の角度位置整定誤差がある場合最初
のラインについてセグメント８を検出するまでは
被試証書１２の走査線に対しては、ひず検出アレ
イ１３によつて完全に検出がなされたものでない
ことは明らかである。

本発明は、この問題を解決するものであり、重
ね合わせの開始の際メモリからアドレスを用いて
読出してとり出される各セグメントを集合してそ
のセグメント集合から被試証書の走査線と平行な
単一の走査線に等価であるようにするものであ
る。言い方を変えれば、あたかも位置整定誤りが
なかつたと同じ様にメモリから正しい走査線セグ
メントを、とり出し得るものである。第２図は、
ブロツクダイアグラムとして、重ね合わせ装置と
きず検出装置との組み合わせ使用を示したもので
ある。重ね合わせアレイ１６および１９の出力側
は、それぞれフオーカルプレンエレクトロニクス
（焦点面電子回路、以下F.P.E）２２ａおよび２
２ｂに接続されている。重ね合わせアレイ１６お
よび１９は、市販の、線型検出素子であるフオト
ダイオードを使い得る。１６および１９はそれぞ
れ256要素より構成されている。それらの検出要
素は、基本的にピクセルと１対１で対応する。重
ね合わせアレイ１６および１９はアナログ形式で
の視野内の黒および白の区域を表わす直列出力を
送出する。前述米国特許明細書に記載したのと似
た形式で、F.P.E２２ａおよび２２ｂは全く同一
の回路であつて、それぞれの重ね合わせアレイ１
６および１９の電圧出力を、各々の走査線に対し
て256ビツトの信号に変換する。それぞれのビツ
トは、検出された被試証書上の黒であるか白であ
る区域すなわちピクセルを表わしている。本発明
の実施例においては、“０”ビツトは黒を、“１”
ビツトは白を定義する様、選択してある。このよ
うにして、F.P.E２２ａは、各走査線に対して、
重ね合わせアレイ１６に対応して、第１の256ビ
ツト信号列を重ね合わせ電子回路（レジストレー
シヨン電子回路）２３の入力信号として生じさせ
る。証書１２の右側の前縁コーナ（リーデイング
コーナ）１２ｂ（１図参照）が視野１８に入るま
では、これら256ビツトは全て白または、１、と
なつており、視野の中に未だコーナが来ていない
ことを、表している。１２ｂが視野１８に入る
と、256ビツト中の１部が黒になる、側ち０に変
化し、これは証書１２の右側のリーデイングコー
ナ１２ｂが検出されたことを示す。

証書１２の左側のリーデイングコーナ１２ｃは
同様な方法によつて検出され、第２の256ビツト
信号流が生ぜしめられる。このビツト信号流もま
た、重ね合わせ電子回路２３の入力となる。

重ね合わせ電子回路２３は、この入力情報をタ
イミング情報と共に用いて、各コーナを走査した
走査線と、そのコーナを走査した走査線内のピク
セル番号を決定する。それぞれのコーナ１２ｂと
１２ｃの走査線から得られるカウント情報から、
証書の試験送り台上における位置調整ミスを知る
ことができる。したがつてこのミスは記憶原版に
対してのみならずきず検出アレイ１３に対して相
対的な位置関係上の整定ミスでもある。

重ね合わせ検出装置へタイミング情報と共に入
力される２種の（２２ａ，２２ｂからの）信号流
情報は、重ね合わせ電子回路において８組のアド
レス信号を発生させる。各々のアドレスは、第４
図に示す64ピクセルより成るセグメント１からセ
グメント８までの最初のピクセルを規定し、それ
らは、リアルタイムできず検出アレイ１３から発
生する１つのラインセグメントと比較対照され
る。これらx₁、y₁からx₈、y₈までの８組のアドレ
スは、きず検出アレイ１３の視野１４のところを
被試証書が移動するのに合わせて常に更新され、
アドレス入力としてメモリ２４に加えられる。メ
モリ２４はローカルメモリあるいは成形器２５に
接続されている。成形器２５の出力は、きず検出
器２７の１つの入力に接続されている。きず検出
アレイ１３は、その出力がF.P.E２６に接続さ
れ、重ね合わせアレイ１６および１９およびF.P.
E２２と類似な機能をなし、512ビツトあるいは
512ピクセルの信号を発生し、きず検出比較器２
７に供給する。きず検出アレイの視野から発し
た、この512ピクセルは走査線の形に整形され、
きず検出比較器２７にて比較される。証書が検査
された後、きず検出器２７は定められた基準に従
つて比較結果が好ましいものであつたか、好まし
くないものであつたかを決定し、基本的に、この
結果によつて、さらに適宜の判断を付加した上、
証書が許容されるものであるかどうかを決定す
る。第３Ａおよび第３Ｂ図は、第２２図における
レジストレーシヨン電子回路２３の詳細である。
第３Ａ図において、F.PE２２ａと２２ｂはそれ
ぞれ右側コーナ検出器２８と、左側コーナ検出器
２９に接続されている。

F.P.E２２ａは、先入れ先出し型のシフトレジ
スタ３０に接続されている。シフトレジスタ３０
は記憶されている走査線１本のデータ数（本説明
においては256ビツト）を有する容量のものであ
る。シフトレジスタ３０の出力はアンドゲート３
２に接続されるが、その１本は直接に、他の１本
は、デイレー回路３１を経由して接続されてい
る。デイレー回路３１は１ピクセルクロツクに相
当する遅延時間を有している。アンドゲート３２
は、常時ローあるいは“０”である第３の入力を
持つている。このため、アンドゲート３２は３入
力全てがローあるいは“０”となつたとき、出力
パルスを発生する。アンドゲート３２の出力はカ
ウンタ３３に接続されている。カウンタ３３は、
ラインクロツク（走査線クロツク）（図には示し
ていない）が接続されており、アンドゲート３２
のパルスによりスタートする様になつている。カ
ウンタ３３は証書１２の走査完了の後、適宜リセ
ツトされる様になつている。F.P.E２２ａの出力
はまた、アンドゲート３４に接続されていると共
に、１ピクセル相当の遅延回路３８を通して、ア
ンドゲート３５に接続されている。アンドゲート
３４は第２入力としてシフトレジスタ３０の出力
を受け、さらに第３入力として常時ローあるいは
“０”の入力を有している。このため３入力とも
ローあるいは“０”となつた時、出力を発するこ
ととなる。アンドゲート３５は第２入力として遅
延回路３１からの出力を受け、また第３入力とし
て常時ハイ、あるいは“１”の端子を有している
ため、その出力は３入力全てがハイ、あるいは
“１”である時に、出力を発する。アンドゲート
３４と３５の出力は、アンドゲート３６の入力と
なり、３６の出力はカウンタ３７に接続されてい
る。アンドゲート３４と３５が同時に出力を発し
た時、アンドゲート３６はカウンタ３７に対しス
トツプパルスを送出する。カウンタ３７は、ピク
セルクロツクに接続され、各走査線のピクセルを
計数し、アンドゲート３６からのパルスにより、
その計数を停止する。カウンタ３７は自動的にリ
セツトされる、即ちラインクロツク（図には示し
ていない）により各走査線の始めから、計数を開
始する。

左側コーナ検出器２９は、その構成機能とも右
側コーナ検出器２８と同様であるため、その詳細
については論じない。但し、特に記しておきたい
のは、証書の位置整定上の配向が間違つている場
合、右、あるいは左のどちらかのコーナが、他よ
り早く検出されるということである。２つのコー
ナ検出器情報を併せ用いることにより、走査線に
対する位置整定間違いに関する情報を得ることが
でき、それは、アドレスを発生するのに不可欠な
ものである。第１および第２走査線の間の走査線
数は、位置整定角度間違いの角度に相応する。

右側コーナ検出器２８の働きによつて得られる
ｘ軸値は、証書の垂直の縁即ち前縁（先端）の垂
直軸線を定め、ｙ軸値は証書の水平の縁先端の水
平軸値を定める。ここでいう縁（先端）とは、証
書における印刷始めの部分であり、これは１２ａ
の次に現れる証書１２の様なものを表している。
レジストレーシヨンデータアレイ１６からのピク
セル列情報中の２個連続した黒あるいは“０”の
ピクセルは、ｘ軸値を表わし、また２つの連続し
た黒ピクセルに続く２つの白ピクセルすなわち
“１”はｙ軸を表わす、それら２軸値は、コーナ
を規定する。

アンドゲート３２は、２つの黒ピクセルが走査
線上に連続した時に出力を発する。シフトレジス
タ３０の出力として２つの連続した黒ピクセルが
あつた場合、１ピクセル遅延回路３１の働きによ
り、アンドゲート３２に同時に２つの入力が加え
られる。このことは、アンドゲート３２の出力
が、ｘ軸の値、あるいは垂直の縁が検出されたこ
とを表わす、ということである。この出力は、カ
ウンタ３３に対しラインクロツクによつて走査線
のカウントを開始させる。カウンタ３３は、初期
状態または次のようなカウント状態即ちレジスト
レーシヨンアレイと、きず検出アレイとの間の固
定距離を表わすカウント状態をとることができ
る。カウンタ３３は運動方向での被試証書位置を
走査線の期間数でトラツキングないし追跡でき
る。

２つの連続した黒ピクセルは、アンドゲート３
４を経て、アンドゲート３６の第１入力となる。
２つの連続した白ピクセルは、アンドゲート３５
を経てアンドゲート３６の第２入力となる。２つ
の連続した黒ピクセルに続いて２つの連続した白
ピクセルがあつた場合、水平縁方検出として、ｙ
軸値が決められる。１ピクセル遅延回路３１と３
８により、２つのアンドゲート３４と３６は、同
時にゲートされ、アンドゲート３６の第１および
第２入力となつて、カウンタ３７に対してのスト
ツプパルスを発生する。カウンタ３７は、各走査
線の始めに走査線クロツクによつて再スタートさ
れるのであり、ｙ軸値又はｙ事象を表わす。この
様にして、カウンタ３７の出力は、コーナが検出
されるとそのコーナのピクセル番号P₁で停止す
る。

コーナ検出器２９は、コーナ検出器２８と同様
な機能により、走査ライン番号x₈とピクセル番号
P₈を、左側コーナ１２ｃが最初に検出された時
に発生する。１２ｂあるいは１２ｃのいずれかの
コーナが最初に検出され、どちらが先に検出され
たかを、知ることによつて、アドレスに関する計
算に必要な情報が得られる。左右コーナの検出時
点間の走査線数で測つた時間差が位置整定誤りの
尺度であり、この情報は８個のセグメントアドレ
スの連続的計算に不可欠である。

出力P₁、P₈、x₁、x₈は、３Ｂ図におけるマイ
クロプロセツサの入力となる。

スタートアドレスy_so、即ちチヤンネル１のセ
グメントアドレスはマイクロプロセツサにより次
の論理で処理される。

y_so＝（y₁−P₁＋１）＋64（Ｎ−１）＋１／７ ・（y₁−Ｐ）（Ｎ−１） ここで、 y_so：メモリにおけるチヤンネルＮの最初のピク
セルのアドレス y₁：メモリにおける右側コーナのｙのアドレス y₂：メモリにおける左側コーナのｙアドレス P₁：きず検出アレイにおける右側コーナのピク
セル番号 P₂：きず検出アレイにおける左側コーナのピク
セル番号 Ｐ：P₂−P₁ Ｎ：被試証書のチヤンネルまたはセグメントに
対応するメモリにおけるチヤンネル又はセ
グメント番号。

一旦、ｘとｙのスタートアドレスが知られる
と、即ち換言すれば走査線と、チヤンネルの最初
のセグメントのスタートピクセル番号が知られる
と、アドレス更新論理３９は、きず検出アレイ１
３によつて検査される各走査線に対して、８つの
アドレスを発生する。これにより、メモリ中の対
応する走査線を読み出し、被試証書とリアルタイ
ム比較を行う。この時、メモリ中の証書に対し
て、被試証書は、あたかも、試験用送り台上にて
完全に正しく位置整定されているかの様になつて
いる。

更新論理３９の詳細に説明を移すと、第４図に
示した被試証書上のセグメントに対して１つずつ
設けられるアドレス更新チヤンネル８つを有して
おり、また原版の対応するチヤンネルは、メモリ
２４に記憶されている。

チヤンネル１は、その出力がカウンタ４１に接
続されているデイバイダ回路４０を持つている。
カウンタ４１の出力側は、加算器４２の入力側と
して接続されている。加算器４２は、第２入力と
して、マイクロプロセツサ３８からのｙのスター
トアドレスy_soを受けている。加算回路４２は、
またマイクロプロセツサ３８からの符号（サイ
ン）入力を受ける。この符号は被試証書の位置設
定間違いを表しているものである、即ち右側、左
側どちらのコーナが先に検出されたものであるか
を表わすものである。

デイバイダ回路４０は、ラインクロツクにも接
続されている。デイバイダ回路４０は、マイクロ
プロセツサ３８からきず検出アレイ１３が被試証
書の垂直線あるいは、前縁を検知した時に発せら
れるイネーブル信号を受ける。

また、デイバイダ回路４０は、Ｎ信号と名づけ
られる入力を受けている。Ｎ信号は次の量を有し
ている。

７×64／x₈−x₁ この量は、被試証書１２が、斜め（スキユー）
になつている角度の大きさを表している。分子７
×64は第４図に示すセグメント１の中心からセグ
メント８の中心まで測つた１走査線長に含まれる
ピクセルの数である。分母（x₈−x₁）は１つのコ
ーナが検出されてから、他のコーナが検出される
までの走査線の数である。

この斜め（スキユー）になつている角度の大き
さは、整数である必要はない。と言うのは、歩進
（インクレメント）カウンタ４１は、Ｎが走査線
カウントに等しい場合に限つて、即ちＮが走査線
カウントを完全に割り切れる度毎に歩進されるか
らである。

デイバイダ４０は、Ｎ量によつて走査線を分割
し、走査線カウントがＮ量と等しくなつた度毎に
（即ちＮが走査線を完全に割り切れる度毎に）カ
ウンタ４１を１だけ歩進（インクレメント）させ
る出力を発する。この量は、ｙのスタートアドレ
スy_soに加えられ、ｙアドレスを更新する。例え
ば（x₈−x₁）が７であると仮定すると、ｙアドレ
スは、１ピクセル分更新される。即ち、走査線64
本ごとに、スキユー（斜め）の方向または符号に
応じて、各走査線のスタートアドレスy_soに加え
るか、各走査線の処理が行われる。

チヤンネル１のｘアドレスであるx₁は、右側コ
ーナ検出器２８にあるカウンタ３３より常に送ら
れてきている。同様に、チヤンネル８のｘアドレ
スx₈は、左側コーナ検出器２９にあるカウンタ３
３に相応するカウンタより常に送られている。

チヤンネル２から７のｘアドレスは、次式によ
つて更新される。

x_N＝x₁＋（Ｎ−１）（x₈−x₁）／７ チヤンネル２を例にして説明すれば、x₁は加算
器４３の入力に接続されている。加算器４３はま
た、入力△x₁₂を有している。また（x₈−x₁）＝７
と仮定すると、チヤンネル２であるからＮ＝２と
し、前記式に代入すると、アドレスx₂は（x₁＋
１）となり、即ち１ピクセルを加えることとな
る。

チヤンネル３から７までは、チヤンネル番号Ｎ
のみを変化させて同様に行い得る。

チヤンネル２のアドレスの更新は、チヤンネル
１におけると同様の方法により、使用するデータ
（量）が異なるのみで実行できる。各チヤンネル
におけるｙアドレスの更新は次式による。

y_o＝y_so＋（x₈−x₁）／７×64・N_1o ここで、 y_so：ｙのスタートアドレス N_1o：該当チヤンネルの走査線カウント チヤンネル２のｙアドレスは、デイバイダ４
４、カウンタ４５、加算器４６がチヤンネル１の
計数部分と同様に構成した回路によつて更新され
る。加算器４６は、マイクロプロセツサ３８から
符号入力と、ｙのスタートアドレス入力を得る。
このｙのスタートアドレス入力は、y_soに対する
等式から個々に得られるものであつて、チヤンネ
ル１のｙのスタートアドレス値とは多少異なつて
いるものである。

デイバイダはまた、スキユーに基づきチヤンネ
ル１のイネーブルとはタイミングが異なるイネー
ブル入力を有する。即ち、チヤンネル２のイネー
ブルタイミングはきず検出アレイ１３が証書上の
セグメント２を検知するタイミングで発生される
のである。

この様にして、加算器４６は、正しいピクセル
数と、ｙのスタートアドレスを加算することによ
り、チヤンネル２の実行ｙアドレスを得る。

チヤンネル３から８までのｙアドレスの更新
は、上述のチヤンネル１、２と同様の機能である
ため論じない。

この様にして各チヤンネルのｘとｙのアドレス
が連続的に発生され走査線毎に８組のアドレスと
して発生され、メモリ２４にてチヤンネル１から
８までがアドレスを用いて読出されることによ
り、メモリ２４からは１本の完全な走査線が読み
出されて、整形器あるいはローカルメモリである
２５によつて完成された走査線の形に整形された
後、きず検出比較器２７に、きず検出アレイ１３
からの走査データと同期して加えられる。この状
態において証書１２の位置整定間違いは修正され
ている。ラインクロツクと、ピクセルラインクロ
ツクの速度は、証書１２の移動や、走査計数、ピ
クセル計数との関係において決定されるものであ
る。本発明の実施例においては、ラインクロツク
は１ヘルツ、ピクセルクロツクは500ヘルツに選
定されている。

メモリ２４におけるアドレツシングの方法に関
して、詳細を論じないのは、それを行うための
各々の回路が既に知られているからである。しか
しながら、メモリアクセスを直接的に行うため
に、原版を記憶する方法について、簡単に説明
し、完全さを図る意味から次に論じる。

原版はメモリ２４の中に、証書１２の走査線と
対応して、配列が等しくなる様に配列されて記憶
されている。この様に、メモリ２４は被試証書１
２の走査線に対応して走査線を記憶しているスト
レージエリアを有している。証書上の走査線数
は、証書の巾に依存する。2.5インチ巾の証書で
は、走査線巾は、0.015インチであり、走査線数
は166本である。各走査線は512のピクセルを含ん
でいる。

その場合メモリ２４は、８つのチヤンネルを有
することとなり、個々のチヤンネルは166本の走
査線を有し、各走査線は64のピクセルを持つてい
る。メモリにある８つのチヤンネルは、第４図に
示した８つのセグメントに対応している。

このため、メモリは、８組のｘとｙアドレスに
よつて読出される。例えば、走査線１を指示する
x₁と、チヤンネル２のピクセル番号を指示するy₂
が与えられると、メモリ中の走査線１と、ピクセ
ル番号65がアドレスを用いて読出される。この様
にして、きずデータアレイが全ての走査線１のセ
グメント２を見るのと同期して、メモリ内にある
走査線１のチヤンネル２にあるピクセルが読み出
される。

改善のため、メモリ２４は、記憶される走査線
を必要な走査線数の２倍に増加させて記憶しても
よい。

本発明は、きず検出アレイに対する被試証書の
位置整定誤りがあるにも拘らず、記憶された各走
査線を、被試証書上の対応する走査線と比較でき
る重ね合わせ装置（レジストレーシヨン・システ
ム）を、提供するものである。

本発明は、上記説明、実施例に限定されるもの
ではない。

【図面の簡単な説明】

第１図は、装置内に置かれた被試証書と、不良
検出ないしきず検出アレイ、重ね合わせ検出アレ
イの相対位置関係を表した略線図、第２図は、不
良検出アレイに対する重ね合わせ装置をブロツク
図として表したもの、第３Ａ図と第３Ｂ図は、２
図に示した重ね合わせ装置の回路をさらに詳しく
説明するものであり、第４図は被試証書の走査線
と、対応する原版の捜査線との関係を示す略線図
である。 １１……ドラム、１２……証書、１２ａ……ふ
ちどり、１２ｂ，１２ｃ……前縁（リーデイン
グ・コーナ）、１３……きず検出アレイ、１４…
…検出領域又は視野、１６，１９……重ね合わせ
アレイ、１７，２０……レンズ、２２ａ，２２ｂ
……フオーカルプレンエレクトロニクス、２４…
…メモリ、２８，２９……右側左側コーナ検出
器、３０……シフトレジスタ、３１……デイレー
回路。

Claims (1)

1. 【特許請求の範囲】 １ 被試証書類等を、原版（マスター証書類）と
   比較、照合する証書類検査装置用重ね合わせ装置
   において、 被試証書の走査よりも少し早めに被試証書の傾
   きを検出するための、２つの重ね合わせアレイ１
   ６，１９と、 光学的に被試証書を各々が多数の絵素を含む多
   数の走査線で走査すると共に、走査された各線を
   絵素を表わすビツト流に変換するようにした第１
   装置と、 走査線および走査線上の画素に従い、原版を蓄
   積するメモリ装置と、 前記第１装置と前記メモリ装置とに接続され被
   試証書が前もつて定められた品質基準に合格する
   ものかどうか、決定する比較装置と、 被試証書上の各ポイント（ピクセル）を、マス
   ター証書上の対応する記憶されているポイントに
   位置合わせ（アラインメント）するための整合装
   置とを具備し、 該整合装置は前記メモリ装置に接続され、前記
   第１装置により現在走査されている被試証書の各
   走査線中に含まれている夫々多数ポイント（ピク
   セル）から成る複数セグメントの夫々に対して前
   記検出した被試証書の傾きに応じて修正したアド
   レス情報を発生し、該アドレス情報を用いること
   により、前記メモリ装置から、原版上の各ポイン
   トを被試証書上の相応のポイントに精確に位置合
   わせ（レジスタ）して読出すように構成されてお
   り、その際角度位置整定誤差がある場合でも当該
   の集合された走査線のセグメントが被試証書の走
   査線と平行な単一の走査線に等価であり、かつ現
   在走査されている被試証書の走査線と精確に重ね
   合わされるように前記メモリからアドレス情報を
   用いて読出され、集合された前記走査線のセグメ
   ントを用いることを特徴とする証書類検査装置用
   重ね合わせ装置。 ２ 前記第１装置のところを被試証書を通過移送
   させるため、第１装置に接近して配置された移送
   装置を含む、特許請求の範囲第１項記載の証書類
   検査装置用重ね合わせ装置。 ３ 被試証書が移送され、通過する際に、被試証
   書を検出するために、移送装置に接近して配置さ
   れたきず検出アレイを第１装置が有するようにし
   た、特許請求の範囲第２項記載の証書類検査装置
   用重ね合わせ装置。 ４ 整合装置に、 被試証書の一方のリーデイングコーナ（移送方
   向前縁のかど）を検出するために、移送装置に接
   近して配置された第１コーナ検出装置と、 被試証書の他方のリーデイング（前縁コーナ）
   を検出するために、前記移送装置に接近して配置
   された第２コーナ検出装置とを設けるようにし
   た、特許請求の範囲第３項記載の証書類検査装置
   用重ね合わせ装置。 ５ 被試証書上の、黒あるいは白の区画を表わす
   ビツト流を発生するための装置を第１および第２
   コーナ検出装置のそれぞれが有するようにした、
   特許請求の範囲第４項記載の証書類検査装置用重
   ね合わせ装置。 ６ 第１、第２の各コーナ検出装置に、 ラインクロツクと、 該ラインクロツクに接続され、第１あるいは第
   ２コーナ検出装置の情報により、被試証書類の前
   縁検出に応じて、ラインクロツクのタイミングで
   計数を開始する第１カウンタ装置とを設け、 前記第１カウンタ装置は被試証書の走査が完了
   した後、リセツトされるようにした特許請求の範
   囲第５項記載の証書類検査装置用重ね合わせ装
   置。 ７ 第１、第２の各コーナ検出装置に、 ピクセルクロツクと、 該ピクセルクロツクと前記ラインクロツクとに
   接続され、通常、ピクセルクロツクのタイミング
   で計数し、第１あるいは第２コーナ検出装置によ
   る被試証書の水平縁検出に応じて計数を停止する
   第２カウンタ装置とを設け、 前記第２カウンタ装置は各ラインクロツクパル
   スによつて、リセツトされるようにした特許請求
   の範囲第６項記載の証書類検査装置用重ね合わせ
   装置。 ８ メモリ装置に、 それぞれ多くのビツトを含む多数の走査線とし
   て原版を記憶する記憶装置を設け、前記走査線は
   それぞれ多くのセグメント数と等しいチヤンネル
   に分割され、その際、各チヤンネルは走査線番
   号、ｘアドレス、ビツト番号又はｙアドレスによ
   り読出し可能であるようにした特許請求の範囲第
   １項記載の証書類検査装置用重ね合わせ装置。 ９ 第１装置により目下走査されている被試証書
   の走査線セグメントに対応する走査線の一部を記
   憶装置により読出すためのアドレス発生装置をレ
   ジスタ装置が有するようにした特許請求の範囲第
   ８項記載の証書類検査装置用重ね合わせ装置。 １０ 各々が多くのピクセルを含む多数の走査線
   によつて被試証書類が走査ないし構成される、特
   許請求の範囲第９項記載の証書類検査装置用重ね
   合わせ装置。 １１ 第１装置のところを被試証書を通過移送さ
   せるため、第１装置に接近して配置された、移送
   装置を含む、特許請求の範囲第１０項記載の証書
   類検査装置用重ね合わせ装置。 １２ 被試証書が移送され、通過する際に、各被
   試証書を検出するために、移送装置に接近して配
   置された、きず検出アレイを第１装置が有するよ
   うにした、特許請求の範囲第１１項記載の証書類
   検査装置用重ね合わせ装置。 １３ 整合装置は、 一方のリーデイングコーナを含む被試証書の区
   域を検出するため、移送装置に接近して配置され
   た第１コーナ検出装置を具備し、該第１コーナ検
   出装置に、 被試証書前縁の垂直方向のふちが検出された後
   走査線カウントを表わす第１出力を発し、また被
   試証書前縁の水平方向のふちが検出された時にピ
   クセルカウントを表わす第２出力を発する第１回
   路装置を設け、またレジスタ装置は、他方のリー
   デイングコーナを含む被試証書の区域を検出する
   ため、前記移送装置に接近して配置された第２コ
   ーナ検出装置を有し、該第２コーナ検出装置に、 被試証書前縁の垂直方向のふちが検出された後
   走査線カウントを表わす第１出力を発し、また被
   試証書前縁の水平方向のふちが検出された時にピ
   クセルカウントを表わす第２出力を発する第２回
   路装置を設け、 さらに、整合装置に、前記第１および第２コー
   ナ検出装置に接続され、それぞれの第１および第
   ２出力を利用して、きず検査アレイにより走査さ
   れつつある被試証書の走査線のセグメントに関す
   るアドレスを発生する第３回路装置を設けるよう
   にした、特許請求の範囲第１２項記載の証書類検
   査装置用重ね合わせ装置。 １４ 第３回路装置に、 各メモリチヤンネルのスタートピクセル番号を
   計算するためのマイクロプロセツサと、 リアルタイム走査を受けている被試証書の各セ
   グメントに関する実行チヤンネルアドレスを前記
   各メモリチヤンネルに与えるため、メモリ装置に
   接続された更新回路（アプデーテイングサーキツ
   ト）とを設けるようにした特許請求の範囲第３項
   記載の証書類検査装置用重ね合わせ装置。 １５ リアルタイム走査を受けている被試証書の
   各セグメントに関する実行チヤンネルアドレスを
   前記各メモリチヤンネルに与えるため、メモリ装
   置に接続された更新回路はそれぞれ各チヤンネル
   のスタートピクセル番号を受けるためにマイクロ
   プロセツサに接続された第１加算器と、デイバイ
   ダ回路と、各チヤンネルに対し、ｙアドレスの更
   新を行うため前記デイバイダ回路と、前記第１加
   算器の間に接続され、前記カウンタの出力を加え
   るためのカウンタ装置とを具備するようにした特
   許請求の範囲第１４項記載の証書類検査装置用重
   ね合わせ装置。 １６ 走査線ラインカウンタにおける２つのコー
   ナが検出される時間差を補正値として、走査線計
   数に数学的に加算するため用いられる第２加算器
   を各チヤンネル毎に設けるようにした特許請求の
   範囲第１５項記載の証書類検査装置用重ね合わせ
   装置。 １７ 証書のコーナの位置設定のための装置を具
   備し、該装置は証書を移送するに用いられる移送
   装置と、 証書の１つのリーデイングコーナを含む範囲を
   検出するため前記移送装置に接近して配置された
   第１光学走査装置と、 証書の他のリーデイングコーナを含む範囲を検
   出するため、前記移送装置に接近して配置された
   第２光学走査装置とを含み、前記第１、第２光学
   走査装置は証書の黒あるいは白の区域をそれぞれ
   表わすビツト流れを発生する装置を有し前記位置
   設定装置はラインクロツクと、 ラインクロツクより十分に高速にカウントする
   ピクセルクロツクとを具備し、前記光学走査装置
   中に、ラインクロツクに接続され、証書の前縁の
   検出に対応してラインクロツクの計数を開始する
   第１計数器を各々含むようにし、また前記光学走
   査装置中にラインクロツクと、ピクセルクロツク
   に接続され、通常はピクセルクロツクを計数し、
   証書の水平方向のふちが検出されると計数を停止
   する第２計数器とを各々含むようにし、前記第２
   計数器は、ラインクロツクパルスによつてリセツ
   トされるようにした特許請求の範囲第１項記載の
   証書類検査装置用重ね合わせ装置。 １８ 固定した光学走査装置により、順次走査さ
   れている移動する証書の各走査線の多くのセグメ
   ントのうちの１つに関するアドレスを発生する装
   置を具備し、該装置には、 証書の走査線が所定の固定点を通過するのに必
   要な時間と等しい周期を有している第１クロツク
   と、 前記第１クロツクにより十分に早いタイミング
   をもつている第２クロツクと、 証書のリーデイング（前縁）コーナの一方を検
   出するため設けられる第１光学検出装置と、 証書の他のリーデイング（前縁）コーナを検出
   するために設けられる第２光学検出装置とを設
   け、 前記第１および第２光学検出装置は各々前記第
   １クロツク装置に接続された第１カウンタ装置を
   含んでおり、証書の前縁を検出することにより、
   第１あるいは第２光学検出装置は前記第１クロツ
   クのタイミングで計数を開始するようにし、第２
   カウンタ装置は前記第１および第２クロツクに接
   続され、通常は第２クロツクのタイミングで計数
   し、証書の水平方向のふちが検出されることによ
   り、第１あるいは第２光学検出装置は計数を停止
   するようにし、 前記第２カウンタ装置は前記各第１クロツクパ
   ルスによりリセツトされるようにし、さらに、 前記第１および第２カウンタ装置に各々接続さ
   れ、光学走査装置によつて走査されている証書の
   走査線のセグメントに関するアドレスを発生する
   回路装置を設けるようにした前記特許請求の範囲
   第１項記載の証書類検査装置用重ね合わせ装置。 １９ 各セグメントの最初のピクセル番号を計算
   するためのコンピユータ装置を具備し、 証書上の各セグメントは順次走査され続けてい
   くため多数のセグメント各々に関する実行アドレ
   スを準備する更新回路（アプデーテイング回路）
   を具備するようにした特許請求の範囲第１８項記
   載の証書類検査装置用重ね合わせ装置。 ２０ 更新回路の各々に、各セグメントの最初の
   ピクセル番号を受けるためにコンピユータ装置に
   接続された第１加算器と、 第１クロツクに接続されたデイバイダ回路と、 前記デイバイダ回路と第１加算器との間に接続
   されたカウンタとを具備し、 証書の１つのリーデイングコーナが検出されて
   から他のリーデイングコーナが検出されるまでの
   間の第１クロツク計数で測られる時間ないし両コ
   ーナ検出時点間の時間差により分割される走査線
   中のピクセル数と、第１クロツク計数とが等しく
   なる時に前記デイバイダ回路は前記カウンタを更
   新するようにし、それにより最初のピクセル番号
   が前記カウンタの出力に算術的に加算されるよう
   にした特許請求の範囲第１９項記載の証書類検査
   装置用重ね合わせ装置。 ２１ 各更新回路に、第１クロツク計数に数学的
   に補正要因を加えるための第２加算器を設け、補
   正要因は前記コーナの一方が検出されてから他方
   が検出されるまでの前記第１クロツク計数により
   測られる時間ないし両コーナ検出時点の時間差の
   関数であるようにした特許請求の範囲第１項記載
   の証書類検査装置用重ね合わせ装置。